[發明專利]半導體裝置

有效

• 申請號: 201580018135.3
• 申請日: 2015-10-01
• 公開（公告）號: CN106856663B
• 公開（公告）日: 2022-01-07
• 發明（設計）人: 山中翔;平木俊行;堀田義彥;入田隆宏
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: G06F13/16
• 分類號: G06F13/16
• 代理公司: 中原信達知識產權代理有限責任公司 11219
• 代理人: 李蘭;孫志湧

根據本發明的一種半導體裝置包括：多個主控器(100)；存儲器控制器(400a)；總線，其連接所述多個主控器(100)和所述存儲器控制器(400a)；QoS信息寄存器(610)，其存儲所述多個主控器(100)的QoS信息；權限授權數目控制器(602)，其基于所述存儲器控制器(400a)的緩沖器(401)的空間信息來計算可授權訪問權限的數目；權限授權選擇控制器(603a)，其選擇將基于所述QoS信息寄存器(610)的所述QoS信息和來自所述權限授權數目控制器(602)的所述可授權權限的數目來選擇將被授予訪問權限的主控器(100)；以及請求發布控制器(201a)，其不傳送還未被授予來自所述權限授權選擇控制器的訪問權限的所述主控器(100)的請求。

技術領域

本發明涉及一種半導體裝置，更具體地，涉及一種多個電路塊經由總線連接的半導體裝置。

背景技術

在半導體裝置中，已經提出了多個總線主控器連接到公共總線的大量的總線系統。在這些總線系統中，需要仲裁從多個總線主控器發送到公共總線的請求。專利文獻1和2公開了與執行仲裁相關的技術的示例。

專利文獻1公開了以下的技術：當有來自被指定為優先級主控器的主控器的請求并且在當前時隙和后續時隙中存在為優先級主控器賦予最高優先級的時隙時，互換時隙，以減少優先級主控器的延遲。

另外，專利文獻2公開了以下技術：在由經由互連件連接的多個主控器和多個從控器構成的電路中，通過在物理網絡中發布請求之前在虛擬網絡上的節點之間發送令牌信號，執行總線仲裁。

引用列表

專利文獻

[專利文獻1]日本未審專利申請公開No.2005-258867

[專利文獻2]國際專利公開No.WO 2012/049485

發明內容

技術問題

在專利文獻1中公開的技術中，在不考慮到存儲器控制器的緩沖器的可用狀態的情況下，按照已經針對各時隙配置的優先級主控器信息來仲裁來自主控器的請求，這樣造成總線上的請求停滯。因此，由于存在具有低優先級的先前請求，導致具有高優先級的后續請求不可流動，這樣造成了具有高優先級的請求的延遲劣化的問題。另外，為了避免這個問題，需要設置居間緩沖器，使得后續請求可取代先前請求，這樣造成電路尺寸增加。

另外，在專利文獻2中公開的技術中，在使用響應于請求發布的令牌執行仲裁之后，在物理網絡中發布請求，這樣造成了電路延遲增加的問題。另外，在多個互連層中，針對各層執行仲裁，這樣需要用大量的緩沖器存儲各層中提供的請求。

根據對說明書和附圖的描述，將清楚現有技術和本發明的新穎特征的其他問題。

問題的解決方案

根據一個實施例，一種半導體裝置基于存儲器控制器的緩沖器的空間信息來計算可授權訪問權限的數目，基于多個主控器的服務質量(QoS)信息和可授權權限的數目來選擇將被授予訪問權限的主控器，并且不傳遞來自還未被授予訪問權限的主控器的請求。

本發明的有利效果

根據實施例，可以提供能夠防止總線上的請求停滯，改善延遲并且減小電路尺寸的半導體裝置。

附圖說明

圖1是根據第一實施例的半導體裝置的配置圖；

圖2是示出根據第一實施例的存儲器控制器的關于訪問權限的處理的一個示例的流程圖；

圖3是示出根據第一實施例的中央總線控制器的關于訪問權限的處理的一個示例的流程圖；

圖4是示出根據第一實施例的子總線控制器的關于訪問權限的處理的一個示例的流程圖；