[發明專利]用于產生具有可編程延遲的動態隨機存取存儲器(DRAM)命令的存儲器物理層接口邏輯有效
| 申請號： | 201580015602.7 | 申請日： | 2015-06-23 |
| 公開（公告）號： | CN106104698B | 公開（公告）日： | 2021-04-20 |
| 發明（設計）人： | 格倫·A·迪爾思;格里·塔爾博特 | 申請（專利權）人： | 超威半導體公司 |
| 主分類號： | G11C11/4093 | 分類號： | G11C11/4093;G11C11/4096;G11C7/10 |
| 代理公司： | 上海勝康律師事務所 31263 | 代理人： | 樊英如;張靜 |
| 地址： | 美國加利*** | 國省代碼： | 暫無信息 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 用于 產生 具有 可編程 延遲 動態 隨機存取存儲器 dram 命令 存儲器 物理層 接口 邏輯 | ||
【權利要求書】：
下載完整專利技術內容需要扣除積分，VIP會員可以免費下載。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于超威半導體公司，未經超威半導體公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201580015602.7/1.html，轉載請聲明來源鉆瓜專利網。
- 上一篇：一種伸縮式多功能垃圾桶
- 下一篇：絲印殼體結構及電子設備
