[實(shí)用新型]一種基于FPGA控制的數(shù)據(jù)采集裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 201521100071.5
• 申請(qǐng)日: 2015-12-24
• 公開(kāi)（公告）號(hào): CN205281179U
• 公開(kāi)（公告）日: 2016-06-01
• 發(fā)明（設(shè)計(jì)）人: 武新軍;丁秀莉;趙昆明
• 申請(qǐng)（專利權(quán)）人: 華中科技大學(xué)
• 主分類號(hào): G05B19/042
• 分類號(hào): G05B19/042
• 代理公司: 華中科技大學(xué)專利中心 42201
• 代理人: 李智

1.一種基于FPGA控制的數(shù)據(jù)采集裝置，其特征在于，其用于進(jìn)行鋼 管的無(wú)損檢測(cè)，其包括上位機(jī)、USB接口、FPGA芯片、D/A模塊、電流放大 模塊、電磁超聲信號(hào)調(diào)理模塊、高速A/D模塊、漏磁信號(hào)調(diào)理模塊、低速 A/D模塊、電磁超聲激勵(lì)探頭、電磁超聲接收探頭以及漏磁探頭，其中，

所述FPGA芯片包括電磁超聲信號(hào)緩存模塊、漏磁信號(hào)緩存模塊以及脈 沖發(fā)生模塊，

所述上位機(jī)通過(guò)所述USB接口與所述FPGA芯片進(jìn)行電連接，以下傳命 令和上傳數(shù)據(jù)，

所述D/A模塊的輸入端與所述脈沖發(fā)生模塊的輸出端相連，以將脈沖 數(shù)字信號(hào)轉(zhuǎn)換成模擬信號(hào)輸出，

所述電流放大模塊的輸入端與所述D/A模塊的輸出端相連，以將所述 D/A模塊轉(zhuǎn)換得到的模擬信號(hào)由伏級(jí)放大至千伏級(jí)，再加載到所述電磁超聲 激勵(lì)探頭上，在待檢測(cè)對(duì)象中產(chǎn)生電磁超聲波，

所述電磁超聲信號(hào)調(diào)理模塊的輸入端與所述電磁超聲接收探頭的輸出 端相連，以對(duì)所述電磁超聲接收探頭上產(chǎn)生的攜帶有待檢測(cè)對(duì)象缺陷信息 的感應(yīng)電壓進(jìn)行調(diào)理，

所述高速A/D模塊的輸入端與所述電磁超聲信號(hào)調(diào)理模塊的輸出端相 連，以將所述電磁超聲信號(hào)調(diào)理模塊調(diào)理后的感應(yīng)電壓轉(zhuǎn)換為數(shù)字信號(hào)，

所述電磁超聲信號(hào)緩存模塊的輸入端與所述高速A/D模塊的輸出端相 連，以暫時(shí)存儲(chǔ)所述高速A/D模塊轉(zhuǎn)換得到的數(shù)字信號(hào)，

所述漏磁信號(hào)調(diào)理模塊的輸入端與所述漏磁探頭的輸出端相連，以對(duì) 所述漏磁探頭的輸出電壓進(jìn)行調(diào)理，

所述低速A/D模塊的輸入端與所述漏磁信號(hào)調(diào)理模塊的輸出端相連， 以將所述漏磁信號(hào)調(diào)理模塊調(diào)理后的信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，

所述漏磁信號(hào)緩存模塊的輸入端與所述低速A/D模塊的輸出端相連， 以暫時(shí)存儲(chǔ)所述低速A/D模塊轉(zhuǎn)換得到的數(shù)字信號(hào)。

2.如權(quán)利要求1所述的一種基于FPGA控制的數(shù)據(jù)采集裝置，其特征 在于，所述高速A/D模塊的AD模擬輸入范圍為-5V～+5V，能接受雙極性信 號(hào)輸入。

3.如權(quán)利要求2所述的一種基于FPGA控制的數(shù)據(jù)采集裝置，其特征 在于，所述低速A/D模塊的AD模擬輸入范圍為0V～+5V，能接受單極性信 號(hào)輸入。