[實用新型]一種隨機數生成器的輸出電路

有效

• 申請號: 201521037644.4
• 申請日: 2015-12-14
• 公開（公告）號: CN205210867U
• 公開（公告）日: 2016-05-04
• 發明（設計）人: 翟江濤;孫纘;李瑋
• 申請（專利權）人: 武漢芯昌科技有限公司
• 主分類號: G06F7/58
• 分類號: G06F7/58
• 代理公司: 北京科億知識產權代理事務所(普通合伙) 11350
• 代理人: 湯東鳳

技術領域

本實用新型涉及數字電路中隨機數生成器，尤其是一種效率高，生成質量高的隨機數生成器的輸出電路。

背景技術

隨機數在通信和信息加密與信息安全等很多領域的應用日益廣泛，在很多應用領域隨機數被作為其輸入源，例如在密碼學中，隨機數就會通過某種加密算法生成密鑰；例如在存儲結構中，隨機數就會成為存儲器所需要的存儲數據等。正由于隨機數的應用范圍如此之廣，對隨機數的輸出的高效性和兼容性提出了巨大挑戰。

產生隨機數的方法很多，例如：線性反饋移位寄存器法、同余法、裴波那契法、BBS法等偽隨機數生成方法，其中線性反饋移位寄存器法和同余法這兩種方法應用最為廣泛。反饋移位寄存器法是利用晶振電路內的延遲元素在回路中生成延時變量，通過晶振電路形成bit流輸出給采樣電路，采樣電路輸出bit，輸入到LFSR中，進而得到所需要的序列。這種bit輸出方法生成的隨機數序列效率較低，需要生成N位的bit位就要移動N次才能獲得N位寬的隨機數。當前隨機數輸出方法較為單一，隨機數生成效率不高。無論是采用算法獲得隨機數序列，還是通過熱噪、聲噪等隨機源通過采樣獲得的隨機數序列都或多或少的呈現多位寬隨機數輸出的低效性且安全性不達標等特點。

綜上所述，本申請實用新型人申請實施例中實用新型技術方案的過程中，發現以下技術問題：生成多位寬隨機數生成序列質量、效率低和生成方式單一。

實用新型內容

本實用新型提供了一種隨機數生成器的輸出電路，解決了現有技術隨機數生成效率低、生成質量差、生成多位寬隨機數據的生成方式單一或兼容性不高的技術問題。

本實用新型的技術解決方案為：

一種隨機數生成器的輸出電路，包括第一階處理電路中的隨機數的采樣電路、第二階處理電路中的MSB移位寄存器電路、LSB移位寄存器電路和移位寄存器控制電路和第三階處理電路的組合電路；物理獲得的隨機數源連接采樣電路的輸入端，采樣電路的輸出端連接到兩個具有N個D觸發器組成的串轉并移位寄存器電路的輸入端，寄存器的輸出端連接到第三階處理電路的組合電路的輸入端，經過組合運算輸出多位寬隨機數。

上述的第一階處理電路中的隨機數的采樣電路，采樣電路由一個異或邏輯電路、兩個D觸發器和一個緩沖器組成。隨機數源輸入給異或邏輯的輸入端，異或邏輯的輸出端連接D觸發器的輸入端，D觸發器的輸出端反饋給異或的輸入端和連接緩沖器的輸入端，緩沖器輸出第一階段采樣的隨機數。

上述第二階處理電路包括MSB移位寄存器電路、LSB移位寄存器電路和移位寄存器控制電路；第一階處理電路輸出的隨機數輸出連接MSB移位寄存器電路和LSB移位寄存器電路的輸入端，移位寄存器控制電路是由加法器組成的控制電路，用來控制兩種電路的移位操作，移位寄存器的輸出端為第二階處理電路輸出的隨機數。

上述第三階處理電路的組合邏輯電路由并行的異或邏輯構成，寄存器輸出并行數據連接到組合邏輯的輸入端，通過異或邏輯運算后，輸出最終的隨機數。

上述第一階處理電路中的隨機數的采樣電路、第二階處理電路中的MSB移位寄存器電路、LSB移位寄存器電路和移位寄存器控制電路里面的時鐘信號都有輸入時鐘提供。

本實用新型的優點為：

a）輸出電路采用數字電路實現，結構簡單；

b）能夠根據需要，通過改變移位寄存器的個數，對電路進行擴展獲得任意位寬的隨機數序列；

c）對任意一個寄存器移位都會生成一組新的多位寬的隨機數序列。提高隨機數生成效率；

d）支持集成電路中的復用，并且易于實現；

e）電路通過三階處理電路對隨機數源進行處理，并且通過控制電路對兩組寄存器進行不同時移位，提高隨機數的質量。

附圖說明

圖1是本實用新型的技術方案示意圖；

圖2為采樣電路具體實施例示意圖；

圖3為N=4時MSB、LSB移位寄存器電路具體實施例示意圖；

圖4為寄存器移位控制電路具體實施例示意圖；

圖5為組合電路具體實施例示意圖。

具體實施方式

本實用新型在充分利用電路器件的基礎之上，附加LSB移位寄存器與MSB寄存器兩組寄存器在不同的移位控制之后進行組合邏輯運算獲得隨機數序列。本實用新型具有電路結構簡單，隨機數生成效率高、質量高，易于實現，靈活調整的優點。

下面結合附圖對本實用新型做進一步的詳細說明。