[實用新型]一種多芯片3D二次封裝半導體器件

有效

• 申請號: 201521027175.8
• 申請日: 2015-12-11
• 公開（公告）號: CN205140962U
• 公開（公告）日: 2016-04-06
• 發明（設計）人: 申亞琪;王建國
• 申請（專利權）人: 蘇州捷研芯納米科技有限公司
• 主分類號: H01L23/538
• 分類號: H01L23/538;H01L25/00;H01L21/768
• 代理公司: 上海晨皓知識產權代理事務所(普通合伙) 31260
• 代理人: 成麗杰

技術領域

本實用新型涉及一種封裝半導體器件，尤其是一種多芯片3D二次封裝半導體器 件。

背景技術

在當前的半導體行業中，電子封裝已經成為行業發展的一個重要方面。幾十年的 封裝技術的發展，使高密度、小尺寸的封裝要求成為封裝的主流方向。

目前，半導體元器件封裝的主要發展趨勢為多引腳、窄間距、小型、多功能等，因而 對系統集成的要求越來越緊迫，采用單顆芯片封裝技術已經逐漸無法滿足產業需求，通過 二維芯片組件到三維多芯片組件的技術，實現WSI的功能是實現系統集成技術的主要途徑 之一。

多芯片組件的最簡單的定義是在封裝中有至少兩個芯片，如申請號為 2012104088309的專利申請，其揭示了一種三維封裝結構及其制造方法，能夠減小芯片的封 裝總尺寸，但該申請的結構及方法僅適用于兩個半導體裝置的封裝，對于更多數量的半導 體裝置的封裝就不能實現。

而已知的另一種三芯片的三維封裝工藝，是在一塊基板上將三個元器件或芯片依 次疊加或以其他的形式封裝成一體，這種疊加的技術雖然能滿足多個芯片或元器件的封 裝，但是仍存在一定問題：

1.封裝后的半導體器件需要進行測試后，才能進入市場，由于共用一塊PCB基板進 行通信，因此要測試最終產品的性能，就必須要等到整個電路封裝完成后才能進行，此時， 一旦測試發現三個元器件或芯片中的一個或多個出現問題或不合格時，那么整個電路就報 廢，也就造成沒有問題的元器件或芯片以及其他材料的浪費，這樣給企業的生產制造造成 巨大的損失，同時對封裝工藝的要求也大大提高。

2.由于三個或更多的元器件或芯片通過一塊基板進行通信，因此芯片信號的傳輸 必須在基板上傳輸一圈才能達到其他的元器件和芯片，這就造成了信號輸出速度的損失， 增加了最終產品的功率消耗；

3.多芯片封裝采用在同一基板上，因此無論是肩并肩排列或者現有的三維堆疊的 連接，其能集成的芯片量或多或少會受到基板面積的限制，無法因應微電子高集成度封裝 的長期發展趨勢。

發明內容

本實用新型的目的就是為了解決現有技術中存在的上述問題，通過兩次封裝，一 次封裝形成多個獨立的半導體器件，測試后，將多個獨立的半導體器件進行二次封裝形成 最終的產品，從而提供一種多芯片3D二次封裝半導體器件。

本實用新型的目的通過以下技術方案來實現：

一種多芯片3D二次封裝半導體器件，包括至少兩個相互獨立的半導體器件，每個 所述半導體器件均包括PCB基板，所述PCB基板上固設有至少一個元器件，所述元器件的分 別通過導線連接所述PCB基板，三個所述半導體器件通過互連導線進行連接，并且三個所述 半導體器件還通過粘合劑層堆疊成一體；所述多芯片3D二次封裝半導體器件上還設置有引 出端焊盤。

優選的，所述的一種多芯片3D二次封裝半導體器件，其中：所述半導體器件為3個， 且每個半導體器件上設置有一個元器件。

優選的，所述的一種多芯片3D二次封裝半導體器件，其中：所述PCB基板是陶瓷基 板或是樹脂基板或是Si基板或是以上各類材料的復合基板。

優選的，所述的一種多芯片3D二次封裝半導體器件，其中：所述PCB基板的頂面設 置有第一導線層，其底面設置有第二導線層，且所述第一導線層和第二導線層通過若干填 充有金屬的導孔連接。

優選的，所述的一種多芯片3D二次封裝半導體器件，其中：所述元器件的正負電極 分別通過導線和所述PCB基板的第一導線層電性連接。

優選的，所述的一種多芯片3D二次封裝半導體器件，其中：所述粘合劑層是環氧樹 脂粘合劑層。

優選的，所述的一種多芯片3D二次封裝半導體器件，其中：所述互連導線分布于三 個所述半導體器件的側壁上。

優選的，所述的一種多芯片3D二次封裝半導體器件，其中：所述引出端焊盤均勻的 分布在底層半導體器件的底部。

本實用新型技術方案的優點主要體現在：

1.本實用新型設計精巧，結構簡單，通過設置多個獨立的帶有基板的半導體器 件，能夠在完全封裝前對每個半導體器件單獨測試以及在三個半導體器件連接時進行綜合 性能的測試，從而保證了產品的有效性，避免了現有技術中必須將三個半導體器件完全封 裝后才能測試，可能導致的良率損失和材料浪費的問題。