技術(shù)領(lǐng)域

本實(shí)用新型涉及電力系統(tǒng)及電力電子技術(shù)領(lǐng)域，具體為一種基于串行數(shù) 據(jù)傳輸?shù)谋嘲濉?

背景技術(shù)

隨著高壓變頻方式的多樣化以及對并網(wǎng)要求的提高，電力電子設(shè)備的控 制策略和功率器件的控制方式越來越復(fù)雜，其對控制器的要求也越來越高。 為實(shí)現(xiàn)數(shù)據(jù)共享，各個不同板卡的處理器需要對不同對象進(jìn)行數(shù)據(jù)采集，將 計(jì)算后的結(jié)果在板卡間進(jìn)行實(shí)時信息交換。

針對以上問題，目前應(yīng)用到嵌入式系統(tǒng)中的傳統(tǒng)總線主要有VME、 PCI、CPCI、PCI-X等，這些總線類型大多都屬于并行總線，但并行通信技 術(shù)達(dá)到一定頻率后，并行傳輸?shù)臄?shù)據(jù)開始失真。而串行總線一般采用差分信 號，其功耗小、信號串?dāng)_小，可以大幅提高通信的頻率，串行總線技術(shù)正在 取代傳統(tǒng)的并行總線成為高速接口的主流技術(shù)。在現(xiàn)有的串行技術(shù)中， RapidIO和PCI-E標(biāo)準(zhǔn)最具有競爭性，是一種高性能低引腳數(shù)量基于包交換 的系統(tǒng)級互連架構(gòu)，是一個為滿足當(dāng)前及未來高性能嵌入式系統(tǒng)的需求而開 發(fā)的標(biāo)準(zhǔn)。但是由于RapidIO內(nèi)核的FPGA型號較少，成本較高，在變流 器控制領(lǐng)域很少采用RapidIO做背板總線，通常用在通信行業(yè)；而PCI-E 可擴(kuò)展板卡數(shù)固定，不能多主工作。

實(shí)用新型內(nèi)容

針對現(xiàn)有技術(shù)中存在的問題，本實(shí)用新型提供一種擴(kuò)張能力強(qiáng)，成本低 的基于串行數(shù)據(jù)傳輸?shù)谋嘲濉?

本實(shí)用新型是通過以下技術(shù)方案來實(shí)現(xiàn)：

一種基于串行數(shù)據(jù)傳輸?shù)谋嘲澹ù斜嘲蹇偩€、CPU板和多個電 路板，所述背板上設(shè)置總線控制器和總線開關(guān)；所述CPU板和電路板分別 通過串行背板總線連接背板，CPU板用于處理多個電路板之間信號；每一 個電路板上安裝有總線驅(qū)動器和總線接口芯片；所述總線開關(guān)根據(jù)總線控制 器的指令選擇電路板之間的數(shù)據(jù)傳輸路徑。

優(yōu)選的，至少包括一個CPU板。

優(yōu)選的，總線開關(guān)采用可編程邏輯器件。

優(yōu)選的，電路板為采樣板、通訊板、IO板、存儲板或光纖板。

優(yōu)選的，CPU板采用DSP或ARM芯片。

優(yōu)選的，總線控制器包括編碼器、解碼器、發(fā)送數(shù)據(jù)緩沖器、接收數(shù)據(jù) 緩沖器和主控制單元；所述解碼器的輸入端通過串行背板總線連接至CPU 板，輸出端連接至接收數(shù)據(jù)緩沖器輸入端；所述接收數(shù)據(jù)緩沖器的輸出端連 接至主控制單元的輸入端，主控制單元的輸出端連接至解碼器控制端；所述 發(fā)送數(shù)據(jù)緩沖器的輸出端連接至編碼器的輸入端，編碼器的輸出端通過串行 背板總線連接至總線開關(guān)，編碼器的控制端連接至主控制單元輸出端。

與現(xiàn)有技術(shù)相比，本實(shí)用新型具有以下有益的技術(shù)效果：

本實(shí)用新型提供了一種基于串行數(shù)據(jù)傳輸?shù)谋嘲澹ㄟ^將總線控制器和 總線開關(guān)設(shè)置于背板上，每一電路板上各安裝有一個總線驅(qū)動器和一個總線 接口芯片，并采用串行數(shù)據(jù)進(jìn)行數(shù)據(jù)傳輸；從而解決了在多個電路板之間的 串行數(shù)據(jù)傳輸，通過總線開關(guān)實(shí)現(xiàn)各電路板間數(shù)據(jù)信息交換，不僅擴(kuò)展能力 強(qiáng)，而且成本低。

進(jìn)一步的，通過CPU板采用的可編程邏輯器件的設(shè)置，能夠?qū)ζ鋽?shù)據(jù) 處理實(shí)現(xiàn)靈活配置，適應(yīng)性強(qiáng)，更好的配合其擴(kuò)展。

附圖說明

圖1是本實(shí)用新型實(shí)例中所述的串行背板總線的系統(tǒng)連接示意圖。

圖2是本實(shí)用新型實(shí)例中所述各電路板之間數(shù)據(jù)傳輸?shù)沫h(huán)形拓?fù)浣Y(jié)構(gòu)。

圖3是本實(shí)用新型實(shí)施例1的信號傳輸示意圖。

圖4是本實(shí)用新型實(shí)例中所述各電路板之間數(shù)據(jù)傳輸?shù)木W(wǎng)狀拓?fù)浣Y(jié)構(gòu)。

圖5是本實(shí)用新型實(shí)施例2的信號傳輸示意圖。

具體實(shí)施方式

下面結(jié)合附圖對本實(shí)用新型做進(jìn)一步的詳細(xì)說明，所述是對本實(shí)用新型 的解釋而不是限定。

參照圖1，本實(shí)用新型的優(yōu)選實(shí)施例的連接示意圖，具體結(jié)構(gòu)如下。