[實用新型]中、高壓變頻調(diào)速雙CPU控制系統(tǒng)

有效

• 申請?zhí)枺?/td>: 201521014278.0
• 申請日: 2015-12-08
• 公開（公告）號: CN205304679U
• 公開（公告）日: 2016-06-08
• 發(fā)明（設計）人: 李鵬;毛康宇;寧國云;王怡華
• 申請（專利權(quán)）人: 武漢大禹電氣有限公司
• 主分類號: H02P27/08
• 分類號: H02P27/08
• 代理公司: 北京捷誠信通專利事務所(普通合伙) 11221
• 代理人: 王衛(wèi)東

技術(shù)領(lǐng)域

本實用新型涉及變頻調(diào)速技術(shù)領(lǐng)域，具體涉及一種中、高壓變頻調(diào)速雙CPU控制系統(tǒng)。

背景技術(shù)

目前，中、高壓變頻調(diào)速裝置是利用功率單元串聯(lián)，將多級低壓功率單元串聯(lián)起來實現(xiàn)高壓輸出。其中該方案輸出電壓諧波小，提高電機壽命和降低電磁干擾等。另外，在功率單元級聯(lián)式的中、高壓變頻調(diào)速裝置中，控制器用來完成電機控制策略、多電平脈沖寬度(PWM)算法，光纖串行通信、上位機通信、數(shù)字量/模擬量的輸入輸出處理等任務。控制器的實時性及處理能力極大的決定了整個系統(tǒng)電機控制的可靠性、穩(wěn)定性。

現(xiàn)有技術(shù)中的控制器主要包括：主控單元和多個外圍控制單元。其中，外圍控制單元是具備一定邏輯處理能力的單元，例如：DSP、ARM、FPGA、CPLD等。每個外圍控制單元負責一個功率單元的控制，所有的外圍控制單元直接與主控制單元進行數(shù)據(jù)通信，主控單元發(fā)揮著總指揮的作用，即主控單元發(fā)送控制命令給各個外圍控制單元，外圍控制單元接收到主控單元的指令后通過光纖通信發(fā)送控制指令給各個功率單元。外圍控制單元發(fā)送單元控制命令給各個功率單元，同時處理功率單元反饋過來的運行狀態(tài)信息，再反饋給主控單元。

由于控制器只能串行的執(zhí)行指令，對功率單元發(fā)PWM波控制的同步性差，因此，導致各個功率單元動作時間誤差大，且控制性能不理想，成本高、可靠性低。

實用新型內(nèi)容

針對現(xiàn)有技術(shù)中存在的缺陷，本實用新型的目的在于提供一種中、高壓變頻調(diào)速雙CPU控制系統(tǒng)。

為達到以上目的，本實用新型采取的技術(shù)方案是：

一種中、高壓變頻調(diào)速雙CPU控制系統(tǒng)，其特征在于：包括算法DSP主控芯片、邏輯DSP主控芯片、雙口RAM芯片、功率單元和FPGA主控芯片，

算法DSP主控芯片，其與所述FPGA主控芯片相連，其將電機的V/F或矢量控制的逆變調(diào)制波指令傳送至所述FPGA主控芯片，并周期性地讀取所述FPGA主控芯片內(nèi)的封鎖PWM波命令；

邏輯DSP主控芯片，其與所述FPGA主控芯片相連，其將電機的邏輯控制命令發(fā)給所述FPGA主控芯片，并周期性地讀取所述FPGA主控芯片內(nèi)的各個所述功率單元的運行狀態(tài)信息；

雙口RAM芯片，其分別與所述算法DSP主控芯片、所述邏輯DSP主控芯片相連，用于所述算法DSP主控芯片與所述邏輯DSP主控芯片之間的數(shù)據(jù)通信；

FPGA主控芯片，其分別與所述算法DSP主控芯片、邏輯DSP主控芯片以及各個所述功率單元相連；

功率單元，其通過光纖接口連接所述FPGA主控芯片，其接收所述FPGA主控芯片輸出的各個所述功率單元對應的PWM波，并將其運行狀態(tài)信息發(fā)送給所述FPGA主控芯片。

在上述技術(shù)方案的基礎(chǔ)上,所述FPGA主控芯片包括第一SRAM模塊、PWM波發(fā)生模塊、第二SRAM模塊、單元信息處理模塊、單元通信處理模塊，

第一SRAM模塊，其與所述算法DSP主控芯片雙向連接，且接收所述算法DSP主控芯片發(fā)送的電機的V/F或矢量控制的逆變調(diào)制波指令，并向所述算法DSP主控芯片發(fā)送所述封鎖波PWM命令；

PWM波發(fā)生模塊，其輸入端分別與所述第一SRAM模塊的輸出端和所述單元信息處理模塊的輸出端相連，其輸出端分別與所述第一SRAM模塊的輸入端和所述單元通信處理模塊的輸入端相連，其接收所述第一SRAM模塊輸出的所述電機的V/F或矢量控制的逆變調(diào)制波指令和所述單元信息處理模塊輸出的封鎖PWM波命令，將所述逆變調(diào)制波與其內(nèi)設定的載波進行比較，生成各個功率單元的PWM波，將所述PWM波輸出給所述單元通信處理模塊；

第二SRAM模塊，其與所述邏輯DSP主控芯片雙向連接，其接收所述邏輯DSP主控芯片發(fā)送的電機的邏輯控制命令，及向所述邏輯DSP主控芯片發(fā)送各個所述功率單元的運行狀態(tài)信息；

單元信息處理模塊，其輸入端分別與所述單元通信處理模塊的輸出端和所述第二SRAM模塊的輸出端相連，其輸出端分別與所述PWM波發(fā)生模塊的輸入端和所述第二SRAM模塊的輸入端相連，且接收所述單元通信處理模塊轉(zhuǎn)發(fā)的各個所述功率單元的運行狀態(tài)信息，并向所述第二SRAM模塊轉(zhuǎn)發(fā)運行狀態(tài)信息，并所述PWM波發(fā)生模塊發(fā)送封鎖PWM波命令；

單元通信處理模塊，其與各所述功率單元雙向連接，其轉(zhuǎn)發(fā)所述PWM波發(fā)生模塊生成的各個所述功率單元對應的PWM波，其轉(zhuǎn)發(fā)所述功率單元的運行狀態(tài)信息至所述單元信息處理模塊。