[實(shí)用新型]電壓調(diào)節(jié)電路

有效

• 申請?zhí)枺?/td>: 201521013973.5
• 申請日: 2015-12-09
• 公開（公告）號: CN205229876U
• 公開（公告）日: 2016-05-11
• 發(fā)明（設(shè)計(jì)）人: 王釗
• 申請（專利權(quán)）人: 無錫中感微電子股份有限公司
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 無錫互維知識產(chǎn)權(quán)代理有限公司 32236
• 代理人: 龐聰雅

1.一種電壓調(diào)節(jié)電路，其特征在于，其包括：

輸入級電路，其包括第一電流源、第一差分晶體管、第二差分晶體管、第 三晶體管和第四晶體管，第一電流源的輸入端與輸入電壓相連，其輸出端與第 一差分晶體管和第二差分晶體管的源極相連，第一差分晶體管的漏極與第三晶 體管的漏極相連，第三晶體管的源極接地，第二差分晶體管的漏極與第四晶體 管的漏極相連，第四晶體管的源極接地，第二差分晶體管的柵極與參考電壓相 連；

第二級電路，其第一輸入端與第三晶體管的柵極相連，其第二輸入端與第 四晶體管的柵極相連；

輸出級電路，其輸入端與第二級電路的輸出端相連，其輸出端得到輸出電 壓，其包括有串聯(lián)于所述輸出級電路的輸出端和接地端之間的分壓電路，該分 壓電路的輸出端與第一差分晶體管的柵極相連；

抬壓電路，其輸入端與所述輸出級電路的輸出端相連；

補(bǔ)償電路，其包括MOS晶體管，其柵極與第二差分晶體管的漏極相連，其 源極、漏極和襯體端都與所述抬壓電路的輸出端相連，

其中所述抬壓電路的輸出端輸出的電壓等于輸出級電路的輸出電壓和預(yù)定 閾值電壓的和。

2.根據(jù)權(quán)利要求1所述的電壓調(diào)節(jié)電路，其特征在于：

所述抬壓電路包括電流源IS1和PMOS晶體管MPS，其中電流源IS1的輸 入端與輸入電壓相連，其輸出端與PMOS晶體管MPS的源極相連，

PMOS晶體管MPS的柵極作為所述抬壓電路的輸入端，

PMOS晶體管MPS的源極作為所述抬壓電路的輸出端，

PMOS晶體管MPS的漏極接地，

PMOS晶體管MPS的襯體端與其源極或輸入電壓相連，

所述預(yù)定閾值電壓為所述PMOS晶體管MPS的柵源電壓的絕對值。

3.根據(jù)權(quán)利要求1所述的電壓調(diào)節(jié)電路，其特征在于：

所述抬壓電路包括電流源IS2和NMOS晶體管MNS，其中電流源IS2的輸 入端與輸入電壓相連，其輸出端與NMOS晶體管MNS的漏極相連，

NMOS晶體管MNS的源極作為所述抬壓電路的輸入端，

NMOS晶體管MNS的漏極作為所述抬壓電路的輸出端，

NMOS晶體管MNS的襯體端接地，

所述預(yù)定閾值電壓為所述NMOS晶體管MNS的柵源電壓的絕對值。

4.根據(jù)權(quán)利要求1所述的電壓調(diào)節(jié)電路，其特征在于：

第二級電路包括晶體管MNY2、MPY4、MP4、MN3、MP5和第二電流源 Iss2，

其中晶體管MNY2的源極接地，柵極作為第二級電路的第一輸入端，其漏 極與晶體管MPY4的漏極相連，晶體管MPY4的源極接輸入電壓，其柵極與晶 體管MP4的柵極相連，

晶體管MN3的源極接地，柵極作為第二級電路的第二輸入端，其漏極與晶 體管MP4的漏極相連，晶體管MP4的源極接輸入電壓，

晶體管MP5的源極接輸入電壓，柵極與晶體管MP4的漏極相連，其漏極與 第二電流源Iss2的輸入端相連，第二電流源Iss2的輸出端接地，晶體管MP5的 漏極作為第二級電路的輸出端。

5.根據(jù)權(quán)利要求4所述的電壓調(diào)節(jié)電路，其特征在于：

所述輸出級電路還包括晶體管MP6，其中晶體管MP6的源極接輸入電壓， 漏極接所述輸出級電路的輸出端，其柵極作為所述輸出級電路的輸入端。

6.根據(jù)權(quán)利要求5所述的電壓調(diào)節(jié)電路，其特征在于：

晶體管MPY4、MP4、MP5、MP6、第一差分晶體管、第二差分晶體管為 PMOS晶體管，

晶體管MNY2、第三晶體管、第四晶體管、晶體管MN3為NMOS晶體管。

7.根據(jù)權(quán)利要求2或3所述的電壓調(diào)節(jié)電路，其特征在于：

所述電流源IS1或IS2的電流小于10微安。

8.根據(jù)權(quán)利要求7所述的電壓調(diào)節(jié)電路，其特征在于：

PMOS晶體管MPS具有較小的器件尺寸，以使得PMOS晶體管MPS引入 的寄生極點(diǎn)和寄生零點(diǎn)都位于所述電壓調(diào)壓器的負(fù)反饋環(huán)路帶寬之外，

NMOS晶體管MNS具有較小的器件尺寸，以使得NMOS晶體管MNS引入 的寄生極點(diǎn)和寄生零點(diǎn)都位于所述電壓調(diào)壓器的負(fù)反饋環(huán)路帶寬之外。