[實用新型]一種含分數階次的混沌系統自動切換模擬電路

有效

• 申請?zhí)枺?/td>: 201520856513.2
• 申請日: 2015-10-29
• 公開（公告）號: CN205017342U
• 公開（公告）日: 2016-02-03
• 發(fā)明（設計）人: 劉平;席芮;侯加林;李立成;李洪建
• 申請（專利權）人: 山東農業(yè)大學
• 主分類號: H04L9/00
• 分類號: H04L9/00
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種含分數階次的混沌系統自動切換模擬電路，包括運算放大器U1和運算放大器U2，其特征是：所述運算放大器U1連接乘法器U3和模擬開關U5，所述運算放大器U2連接乘法器U4和模擬開關U5，所述乘法器U3連接所述運算放大器U2，所述乘法器U4連接所述運算放大器U2和模擬開關U5，所述模擬開關U5連接所述運算放大器U1、運算放大器U2和乘法器U4。

2.根據權利要求1所述的含分數階次的混沌系統自動切換模擬電路，其特征是：所述運算放大器U1的第1引腳通過電阻R1與所述運算放大器U1的第2引腳相接，所述運算放大器U1的第1引腳通過電阻R3與所述運算放大器U1的第6引腳相接，所述運算放大器U1的第3、5、10、12引腳接地，所述運算放大器U1的第4引腳接VCC，所述運算放大器U1的第11引腳接VEE，所述運算放大器U1的第6引腳依次串接并聯的電阻R21與電容C21、并聯的電阻R22與電容C22和并聯的電阻R23與電容C23后與所述運算放大器U1的第7引腳相接，所述運算放大器U1的第7引腳接輸出y，所述運算放大器U1的第7引腳通過電阻R7連接所述運算放大器U1的第13引腳，所述運算放大器U1的第7引腳通過電阻R4接所述運算放大器U1的第2引腳，所述運算放大器U1的第7引腳接所述模擬開關U5的4、10引腳，所述運算放大器U1的第8引腳通過電阻R8接所述運算放大器U1的第9引腳，所述運算放大器U1的第8引腳通過電阻R2接所述運算放大器U1的第6引腳，所述運算放大器U1的第8引腳接所述運算放大器U2的第2引腳，所述運算放大器U1的第8引腳接所述乘法器U3的第1引腳，所述運算放大器U1的第9引腳依次串接并聯的電阻R11與電容C11、并聯的電阻R12與電容C12、并聯的電阻R13與電容C13后與所述運算放大器U1的第8引腳相接，所述運算放大器U1的第8引腳接輸出x，所述運算放大器U1的第14引腳通過電阻R6接所述運算放大器U1的第13引腳，所述運算放大器U1的第14引腳通過電阻R9接運算放大器U1的第9引腳。

3.根據權利要求1所述的含分數階次的混沌系統自動切換模擬電路，其特征是：所述運算放大器U2的第6、7引腳懸空，所述運算放大器U2的第3、5、10、12引腳接地，所述運算放大器U2的第4引腳接VCC，所述運算放大器U2的第11引腳接VEE，所述運算放大器U2的第1引腳通過串聯的電阻R14和R15接地，所述運算放大器U2的第1引腳通過電阻R14接所述模擬開關U5的第8、9引腳，所述運算放大器U2的第8引腳通過電阻R16接所述運算放大器U2的第9引腳，所述運算放大器U2的第8引腳接所述乘法器U3的第3引腳，所述運算放大器U2的第9引腳依次串接并聯的電阻R31與電容C31、并聯的電阻R32與電容C32和并聯的電阻R33與電容C33后與所述運算放大器U2的第8引腳相接，所述運算放大器U2的第8引腳接輸出z，所述運算放大器U2的第14引腳通過電阻R17接所述運算放大器U2的第13引腳，所述運算放大器U2的第14引腳通過電阻R10接所述運算放大器U2的第9引腳。

4.根據權利要求1所述的含分數階次的混沌系統自動切換模擬電路，其特征是：所述乘法器U3的第1引腳接運算放大器U1的第8引腳，所述乘法器U3的第3引腳接所述運算放大器U2的第8引腳，所述乘法器U3的第2、4、6引腳均接地，所述乘法器U3的第5引腳接VEE，所述乘法器U3的第7引腳通過電阻R5接所述運算放大器U1第6引腳，所述乘法器U3的第8引腳接VCC。

5.根據權利要求1所述的含分數階次的混沌系統自動切換模擬電路，其特征是：所述乘法器U4的第1引腳接所述模擬開關U5的第3腳，所述乘法器U4的第3引腳接所述模擬開關U5的第11引腳，所述乘法器U4的第2、4、6引腳均接地，所述乘法器U4的第5引腳接VEE，所述乘法器U4的第7引腳通過電阻R18接所述運算放大器U2第13引腳，所述乘法器U4的第8引腳接VCC。