[實用新型]一種輔助LDO電路及切換供電電路

有效

• 申請號: 201520840443.1
• 申請日: 2015-10-27
• 公開（公告）號: CN205121403U
• 公開（公告）日: 2016-03-30
• 發明（設計）人: 劉啟付;王銘義;袁奧;馬洋
• 申請（專利權）人: 上海芯圣電子股份有限公司
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種輔助LDO電路，其特征在于，包括：

用于產生參考電壓的帶隙基準電路；

用于向負載供電的第一負反饋電路，所述第一負反饋電路與所述帶隙基準電路連接；

與第一負反饋電路連接的第一供電輸出端。

2.根據權利要求1所述的輔助LDO電路，其特征在于，所述帶隙基準電路包括第一PMOS晶體管、第二PMOS晶體管、第三PMOS晶體管、第一NMOS晶體管、第二NMOS晶體管、第一PNP三極管、第二PNP三極管、第三PNP三極管、第一電阻和第二電阻；

所述第一PMOS晶體管、第二PMOS晶體管、第三PMOS晶體管的源極均與電源連接，第二PMOS晶體管的柵極與第二PMOS晶體管的漏極、第一PMOS晶體管的柵極、第三PMOS晶體管的柵極均連接，第一PMOS晶體管的漏極與第一NMOS晶體管的漏極連接，第一NMOS晶體管的柵極與第二NMOS晶體管的柵極、第一NMOS晶體管的漏極均連接，第二NMOS晶體管的漏極與第二PMOS晶體管的漏極連接，第一PNP三極管的發射極與第一NMOS晶體管的源極連接，第一PNP三極管的基極與第二PNP三極管的基極、第一PNP三極管的集電極、第二PNP三極管的集電極、第三PNP三極管的基極、第三PNP三極管的集電極均連接且接地，第二PNP三極管的發射極通過第一電阻與第二NMOS晶體管的源極連接，第三PNP三極管的發射極通過第二電阻與第三PMOS晶體管的漏極連接。

3.根據權利要求1或2所述的輔助LDO電路，其特征在于，所述第一負反饋電路包括第四PMOS晶體管、第一運算放大器、第三電阻和第四電阻；

所述第四PMOS晶體管的柵極與第一運算放大器的輸出端連接，第四PMOS晶體管的源極與電源連接，第四PMOS晶體管的漏極通過第三電阻與所述第一運算放大器正向輸入端連接，第一運算放大器的反向輸入端與第三PMOS晶體管的漏極連接，第一運算放大器的正向輸入端通過第四電阻接地，第三PMOS晶體管的柵極與第一運算放大器的偏置端連接，第四PMOS晶體管的漏極與第一供電輸出端連接。

4.一種切換供電電路，其特征在于，包括：

輔助LDO電路；

主LDO電路，所述主LDO電路包括第二負反饋電路、向第二負反饋電路提供參考電壓的VBG模塊、與第二負反饋電路連接的第三開關；

分別與所述輔助LDO電路和主LDO電路中第二負反饋電路連接的CTRL電路。

5.根據權利要求4所述的切換供電電路，其特征在于，所述第二負反饋電路包括第二運算放大器、第五PMOS晶體管、第五電阻和第六電阻、第二供電輸出端；

所述第二運算放大器的反向輸入端連接VBG模塊，第二運算放大器的正向輸入端通過第五電阻與第五PMOS晶體管的漏極連接，第二運算放大器的輸出端與第五PMOS晶體管的柵極連接，第五PMOS晶體管的源極與電源連接，所述第二運算放大器的正向輸入端通過第六電阻與第三開關連接，所述第三開關的另一端接地，第五PMOS晶體管的漏極連接第二供電輸出端。

6.根據權利要求4或5所述的切換供電電路，所述第三開關為第三NMOS晶體管，所述第三NMOS晶體管的漏極與第六電阻連接，第三NMOS晶體管的源極接地。

7.根據權利要求4所述的切換供電電路，其特征在于，所述輔助LDO電路包括：

用于產生參考電壓的帶隙基準電路；

用于向負載供電的第一負反饋電路，所述第一負反饋電路與所述帶隙基準電路連接；

與第一負反饋電路連接的第一供電輸出端。