[實(shí)用新型]移位寄存器單元、柵極驅(qū)動(dòng)裝置和顯示裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 201520813426.9
• 申請(qǐng)日: 2015-10-20
• 公開（公告）號(hào): CN205028636U
• 公開（公告）日: 2016-02-10
• 發(fā)明（設(shè)計(jì)）人: 崔賢植;韓承佑
• 申請(qǐng)（專利權(quán)）人: 京東方科技集團(tuán)股份有限公司
• 主分類號(hào): G09G3/36
• 分類號(hào): G09G3/36;G11C19/28
• 代理公司: 北京市柳沈律師事務(wù)所 11105
• 代理人: 呂曉章

1.一種移位寄存器單元，其特征在于包括：

輸入模塊，與驅(qū)動(dòng)輸入信號(hào)的輸入端、時(shí)鐘信號(hào)的輸入端、上拉控制節(jié)點(diǎn)連接，配置來根據(jù)所述驅(qū)動(dòng)輸入信號(hào)和所述時(shí)鐘信號(hào)來控制所述上拉控制節(jié)點(diǎn)的電位；

上拉模塊，與高電平直流信號(hào)的輸入端、所述上拉控制節(jié)點(diǎn)、驅(qū)動(dòng)輸出信號(hào)的輸出端連接，配置來根據(jù)所述上拉控制節(jié)點(diǎn)的電位對(duì)所述驅(qū)動(dòng)輸出信號(hào)進(jìn)行上拉；

第一下拉控制信號(hào)生成模塊，與第一信號(hào)的輸入端、所述驅(qū)動(dòng)輸入信號(hào)的輸入端、所述上拉控制節(jié)點(diǎn)、第一下拉控制節(jié)點(diǎn)連接，配置來在所述第一信號(hào)為高電平期間，根據(jù)所述驅(qū)動(dòng)輸入信號(hào)、所述上拉控制節(jié)點(diǎn)的電位來控制所述第一下拉控制節(jié)點(diǎn)的電位；

第二下拉控制信號(hào)生成模塊，與第二信號(hào)的輸入端、所述驅(qū)動(dòng)輸入信號(hào)的輸入端、所述上拉控制節(jié)點(diǎn)、第二下拉控制節(jié)點(diǎn)連接，配置來在第二信號(hào)為高電平期間，根據(jù)所述驅(qū)動(dòng)輸入信號(hào)、所述上拉控制節(jié)點(diǎn)的電位來控制所述第二下拉控制節(jié)點(diǎn)的電位，其中所述第一信號(hào)與所述第二信號(hào)交替成為高電平；

下拉模塊，與所述第一下拉控制節(jié)點(diǎn)、所述第二下拉控制節(jié)點(diǎn)連接，配置來根據(jù)所述第一下拉控制節(jié)點(diǎn)的電位和所述第二下拉控制節(jié)點(diǎn)的電位對(duì)所述驅(qū)動(dòng)輸出信號(hào)進(jìn)行下拉。

2.如權(quán)利要求1所述的移位寄存器單元，其特征在于，

所述輸入模塊包括：

第一薄膜晶體管，其漏極和柵極與所述驅(qū)動(dòng)輸入信號(hào)的輸入端連接，其源級(jí)與所述上拉控制節(jié)點(diǎn)連接；

第二薄膜晶體管，其漏極和柵極與所述時(shí)鐘信號(hào)的輸入端連接；

電容，其一端與所述第二薄膜晶體管的源級(jí)連接，其另一端與所述上拉控制節(jié)點(diǎn)連接。

3.如權(quán)利要求1所述的移位寄存器單元，其特征在于，

所述上拉模塊包括：

第三薄膜晶體管，其漏極與所述高電平直流信號(hào)的輸入端連接，其柵極與所述上拉控制節(jié)點(diǎn)連接，其源級(jí)與所述驅(qū)動(dòng)輸出信號(hào)的輸出端連接。

4.如權(quán)利要求1所述的移位寄存器單元，其特征在于，

第一下拉控制信號(hào)生成模塊包括：

第四薄膜晶體管，其漏極和柵極與所述第一信號(hào)的輸入端連接，其源級(jí)與所述第一下拉控制節(jié)點(diǎn)連接；

第五薄膜晶體管，其漏極與所述第一下拉控制節(jié)點(diǎn)連接，其柵極與驅(qū)動(dòng)輸入信號(hào)的輸入端連接，其源級(jí)與低電平信號(hào)輸入端連接；

第六薄膜晶體管，其漏極與所述第一下拉控制節(jié)點(diǎn)連接，其柵極與所述上拉控制節(jié)點(diǎn)連接，其源級(jí)與低電平信號(hào)輸入端連接。

5.如權(quán)利要求4所述的移位寄存器單元，其特征在于，

第二下拉控制信號(hào)生成模塊包括：

第七薄膜晶體管，其漏極和柵極與第二信號(hào)的輸入端連接，其源級(jí)與所述第二下拉控制節(jié)點(diǎn)連接；

第八薄膜晶體管，其漏極與所述第二下拉控制節(jié)點(diǎn)連接，其柵極與驅(qū)動(dòng)輸入信號(hào)的輸入端連接，其源級(jí)與低電平信號(hào)輸入端連接；

第九薄膜晶體管，其漏極與所述第二下拉控制節(jié)點(diǎn)連接，其柵極與所述上拉控制節(jié)點(diǎn)連接，其源級(jí)與低電平信號(hào)輸入端連接。

6.如權(quán)利要求5所述的移位寄存器單元，其特征在于，

第一下拉控制信號(hào)生成模塊包括：

第十薄膜晶體管，其漏極與所述第一下拉控制節(jié)點(diǎn)連接，其柵極與所述第二下拉控制節(jié)點(diǎn)連接，其源級(jí)與低電平信號(hào)輸入端連接，

第二下拉控制信號(hào)生成模塊包括：

第十一薄膜晶體管，其漏極與所述第二下拉控制節(jié)點(diǎn)連接，其柵極與所述第一下拉控制節(jié)點(diǎn)連接，其源級(jí)與低電平信號(hào)輸入端連接。

7.如權(quán)利要求1所述的移位寄存器單元，其特征在于，

所述下拉模塊包括：

第十二薄膜晶體管，其漏極與驅(qū)動(dòng)輸出信號(hào)的輸出端連接，其源級(jí)與低電平信號(hào)輸入端連接，其第一柵極與所述第一下拉控制節(jié)點(diǎn)連接，其第二柵極與所述第二下拉控制節(jié)點(diǎn)連接。

8.如權(quán)利要求7所述的移位寄存器單元，其特征在于，

所述下拉模塊包括：

第十三薄膜晶體管，其漏極與所述上拉控制節(jié)點(diǎn)連接，其源級(jí)與低電平信號(hào)輸入端連接，其第一柵極與所述第一下拉控制節(jié)點(diǎn)連接，其第二柵極與所述第二下拉控制節(jié)點(diǎn)連接。