[實用新型]S波段分段式多進(jìn)制chirp調(diào)制無線通信系統(tǒng)

有效

• 申請?zhí)枺?/td>: 201520807130.6
• 申請日: 2015-10-19
• 公開（公告）號: CN205029651U
• 公開（公告）日: 2016-02-10
• 發(fā)明（設(shè)計）人: 潘博;桂寧;秦鵬;蘇廣波
• 申請（專利權(quán)）人: 嘉興國電通新能源科技有限公司;浙江理工大學(xué)
• 主分類號: H04B1/04
• 分類號: H04B1/04;H04B1/10
• 代理公司: 北京科億知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11350
• 代理人: 湯東鳳

技術(shù)領(lǐng)域

本實用新型涉及一種S波段分段式多進(jìn)制chirp調(diào)制無線通信系統(tǒng)及其通信方法，屬通信技術(shù)領(lǐng)域。

背景技術(shù)

隨著人們對大容量、高速、高安全性、高可靠性的無線通信的需求的不斷增長，人們不得不在過度擁擠且十分有限的無線頻譜上尋找新型技術(shù)。Chirp擴(kuò)頻技術(shù)是Chirp通信的核心技術(shù)。1962年，由Winkler提起，Chirp擴(kuò)頻技術(shù)才開始應(yīng)用于通信領(lǐng)域。但是Winkler當(dāng)時只提出了想法，而并沒有針對這一想法給出完整的系統(tǒng)實現(xiàn)方案。直到1966年，Hata發(fā)現(xiàn)Chirp擴(kuò)頻信號具有對多普勒頻偏免疫的特性，提出了利用Chirp擴(kuò)頻信號進(jìn)行數(shù)據(jù)傳輸?shù)南到y(tǒng)方案，但由于當(dāng)時還沒有較好的產(chǎn)生Chirp信號的辦法，所以該方案沒能付諸實現(xiàn)。直到1973年，Bush首次提出了使用聲表面波(SurfaceAcousticWave，簡稱SAW)器件產(chǎn)生Chirp信號的方法。自此以后，Chirp擴(kuò)頻通信的研究者們開始大量采用了這種成本低廉的模擬設(shè)備來產(chǎn)生Chirp信號。2000年以后，Chirp擴(kuò)頻技術(shù)受到越來越多的組織和廠商關(guān)注。在2005年3月，經(jīng)IEEE802.15TG4a(低速率無線局域網(wǎng)標(biāo)準(zhǔn)化工作組)投票，一致通過將基于Chirp的超寬帶技術(shù)作為IEEE802.15.4a物理層標(biāo)準(zhǔn)的最后兩個備選方案之一。2007年3月，在IEEE委員會公布的正式的IEEE802.15.4a物理層標(biāo)準(zhǔn)中，Chirp擴(kuò)頻技術(shù)成為可選方案之一。

目前用于Chirp超寬帶通信的調(diào)制方法可分為兩大類，二進(jìn)制正交鍵控(BinaryOrthogonalKeying，BOK)調(diào)制和直接調(diào)制(DirectModulation，DM)。兩種調(diào)制方法完全不同：在BOK中，Chirp信號被用于表示調(diào)制后的符號；而在DM中，Chirp信號僅用于擴(kuò)展已調(diào)信號的頻譜。

實用新型內(nèi)容

本實用新型的目的在于客服現(xiàn)有技術(shù)存在的不足，從而提供一種可實現(xiàn)數(shù)據(jù)高速通信，抗干擾性強(qiáng)，成本低廉，結(jié)構(gòu)設(shè)計簡單合理的S波段分段式多進(jìn)制chirp調(diào)制無線通信系統(tǒng)及其通信方法。

本實用新型為實現(xiàn)上述目的采用的技術(shù)方案是：該S波段分段式多進(jìn)制chirp調(diào)制無線通信系統(tǒng)，包括發(fā)射機(jī)和接收機(jī)，接收機(jī)接收來自發(fā)射機(jī)的發(fā)射信號；發(fā)射機(jī)包括FPGA、系統(tǒng)時鐘、高速DDS單元、射頻本振單元、混頻器、功率放大器、天線；FPGA驅(qū)動高速DDS單元產(chǎn)生chirp編碼信號，射頻本振單元產(chǎn)生的本振信號，chirp編碼信號與本振信號經(jīng)混頻器進(jìn)行混頻處理，混頻處理將chirp編碼信號的頻譜搬移到2-4GHz頻段，混頻處理后送入功率放大器進(jìn)行放大，放大后的信號由天線發(fā)射；FPGA，根據(jù)用戶自定義數(shù)據(jù)要求進(jìn)制進(jìn)行編碼并選擇發(fā)射帶寬和頻段間隔；用戶自定義數(shù)據(jù)包括數(shù)字進(jìn)制、編碼帶寬、編碼分段間隔和發(fā)射頻段；系統(tǒng)時鐘給高速DDS單元和FPGA提供時鐘頻率；接收機(jī)包括前置低噪聲放大器、一級帶通濾波器、一級混頻器、一級射頻本振、多路中頻接收單元和信號采集處理系統(tǒng)；前置低噪聲放大器對接收到的信號進(jìn)行放大，一級帶通濾波器對放大信號做濾波處理，一級混頻器將濾波處理后的信號與射頻本振產(chǎn)生的本振信號進(jìn)行混頻，混頻處理的信號降低至10MHz-1GHZ頻率；經(jīng)混頻處理的信號根據(jù)需要的多進(jìn)制由多路中頻接收單元進(jìn)行選擇并分路處理。

所述多路中頻接收單元的包括若干路中頻放大單元，其中任一路中頻放大單元由二級帶通濾波器、放大器、二級混頻器、中頻本振單元、高增益對數(shù)放大器組成；各中頻放大單元的二級帶通濾波器的通頻帶不同；不同通頻帶的二級帶通濾波器對信號頻帶進(jìn)行分割，放大器放大分割信號，經(jīng)放大的分割信號與中頻本振單元的信號經(jīng)二級混頻器做降頻處理，再經(jīng)高增益對數(shù)放大器傳送至信號采集處理系統(tǒng)處理；信號采集處理系統(tǒng)，采用A/D轉(zhuǎn)換進(jìn)行信號采集，將轉(zhuǎn)換后的信號進(jìn)行解調(diào)，恢復(fù)發(fā)射機(jī)發(fā)送的數(shù)據(jù)。

本實用新型所述多路中頻接收單元采用模塊化設(shè)計。

本實用新型所述各中頻放大單元的中頻本振單元產(chǎn)生的信號頻率不同。

本實用新型所述發(fā)射機(jī)的射頻本振單元采用ADF4350芯片，發(fā)射機(jī)的混頻器采用MAC-85L+混頻芯片。發(fā)射機(jī)的電路采用ADF4350作為本振，配合MAC-85L+混頻芯片作為上變頻電路，具有調(diào)整簡單、頻點穩(wěn)定度高、發(fā)射頻帶范圍寬等優(yōu)點，用戶可以根據(jù)需要在2-4GHz內(nèi)調(diào)整發(fā)射頻率。