[實用新型]移位寄存器單元以及移位寄存器

有效

• 申請號: 201520780072.2
• 申請日: 2015-10-09
• 公開（公告）號: CN204966057U
• 公開（公告）日: 2016-01-13
• 發明（設計）人: 商廣良
• 申請（專利權）人: 京東方科技集團股份有限公司
• 主分類號: G11C19/28
• 分類號: G11C19/28
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 呂曉章;王娟

技術領域

本實用新型涉及顯示領域，并且更具體地涉及一種移位寄存器單元以及包括該移位寄存器單元的移位寄存器。

背景技術

目前，在移位寄存器單元的電路結構中，利用專門的輸出復位晶體管和節點復位晶體管將移位寄存器單元的輸出端與上拉節點同時復位。如圖1所示，移位寄存器單元的輸出復位晶體管T4和節點復位晶體管T2的柵極與復位輸入端連接，并且在從復位輸入端輸出的復位信號的控制下分別將輸出端和上拉節點復位。為了降低移位寄存器單元的復位時間，需要增大輸出復位晶體管T4的面積，使得輸出復位晶體管T4的開啟電壓較小。然而，增大復位晶體管T4的面積顯然不利于顯示裝置分辨率的提高以及顯示裝置邊框的縮窄。

已經提出了一種將移位寄存器單元的輸出端和上拉節點分時復位的方案。如圖3所示，與圖1相比，不再包括輸出復位晶體管T4，復位晶體管T2的柵極接收復位信號，在時鐘信號CLK從高電平切換到低電平時，上拉節點處于高電平，輸出晶體管T3保持導通并將輸出端復位至時鐘信號CLK的低電平。盡管在圖3中省略了輸出復位晶體管T4，然而隨著顯示器分辨率的進一步提高以及窄邊框要求的進一步提升，圖3所示的移位寄存器單元仍然無法滿足產品需求。

因此，需要提出一種不僅能夠減小移位寄存器單元的面積而且還能夠降低移位寄存器單元的輸出端的復位時間的移位寄存器單元。

實用新型內容

為了解決上述技術問題，提出了一種移位寄存器單元以及包括該移位寄存器單元的移位寄存器，其可以在不增加移位寄存器單元的面積的情況下減少移位寄存器單元的復位時間。

根據本實用新型一方面，提供了一種移位寄存器單元，包括：輸入模塊，其第一端與該移位寄存器單元的輸入端連接用于從該輸入端接收輸入信號，其第二端與上拉節點連接，該輸入模塊被配置為將所接收的輸入信號傳遞到上拉節點；輸出模塊，其第一端與所述上拉節點連接，其第二端與第一控制信號端連接，其第三端與該移位寄存器單元的輸出端連接，該輸出模塊被配置來在所述上拉節點處的上拉信號處于有效上拉電平時將所述第一控制信號端的第一控制信號輸出到所述輸出端；耦合模塊，其第一端與第二控制信號端連接，其第二端與所述上拉節點連接，該耦合模塊被配置來通過電壓耦合方式根據所述第二控制信號端的第二控制信號來控制所述上拉節點處的上拉信號。

根據本實用新型實施例，所述耦合模塊包括：第一電容，其第一端與所述第二控制信號端連接，并且其第二端與所述上拉節點連接。

根據本實用新型實施例，所述耦合模塊包括：耦合晶體管，其柵極與所述第二控制信號端連接，其第一極與所述第三控制信號端連接；以及第一電容，其第一端與所述耦合晶體管的第二極連接，其第二端與所述上拉節點連接。

根據本實用新型另一方面，提供了一種移位寄存器，多個級聯的如上所述的移位寄存器單元，其中，第1級和第2級移位寄存器單元的輸入端接收初始輸入信號，第2j+1級移位寄存器單元的輸入端與第2j－1級移位寄存器單元的輸出端連接，第2j+2級移位寄存器單元的輸入端與第2j級移位寄存器單元的輸出端連接，其中，j大于等于1；第4i+1級移位寄存器單元的第一控制信號端與第一時鐘信號端連接，第二控制信號端與第4i+2級移位寄存器單元的輸出端連接，其中，i大于等于0；第4i+2級移位寄存器單元的第一控制信號端與第二時鐘信號端連接，第二控制信號端與第4i+3級移位寄存器單元的輸出端連接；第4i+3級移位寄存器單元的第一控制信號端與第三時鐘信號端連接，第二控制信號端與第4i+4級移位寄存器單元的輸出端連接；第4i+4級移位寄存器單元的第一控制信號端與第四時鐘信號端連接，第二控制信號端與第4i+6級移位寄存器單元的輸出端連接。

根據本實用新型實施例，第一時鐘信號端的第一時鐘信號、第二時鐘信號端的第二時鐘信號、第三時鐘信號端的第三時鐘信號、第四時鐘信號端的第四時鐘信號的周期為第一周期，并且第二時鐘信號比第一時鐘信號滯后1/4第一周期，第三時鐘信號比第二時鐘信號滯后1/4第一周期，第四時鐘信號比第三時鐘信號滯后1/4第一周期。

根據本實用新型實施例，所述耦合模塊包括：第一電容，其第一端與所述第二控制信號端連接，并且其第二端與所述上拉節點連接。