[實用新型]一種堆疊型芯片封裝結構

有效

• 申請號: 201520749446.4
• 申請日: 2015-09-24
• 公開（公告）號: CN205039151U
• 公開（公告）日: 2016-02-17
• 發明（設計）人: 仇月東;林正忠
• 申請（專利權）人: 中芯長電半導體（江陰）有限公司
• 主分類號: H01L23/538
• 分類號: H01L23/538;H01L23/31
• 代理公司: 上海光華專利事務所 31219
• 代理人: 余明偉

技術領域

本實用新型屬于半導體制造領域，涉及一種堆疊型芯片封裝結構。

背景技術

半導體工業經歷了快速的成長，由于電子元件整合密度的改善，人們傾向于追求更小及更具有創造性的半導體芯片封裝技術。在扇出型結構中，芯片的輸入及輸出焊盤分布于芯片所處區域外部，因此，半導體器件輸入、輸出焊盤的數量可以增加。

堆疊型封裝(PackageonPackage，PoP)可以使單個封裝體內縱向堆疊多個芯片，將縱向分離的邏輯和存儲球柵陣列結合，層疊的各封裝體之間通過標準接口來傳輸信號，從而實現元件密度的倍增，使單個封裝體實現更多的功能，廣泛應用于手機、個人數字助理(PDA)、數碼相機等領域。

先進封裝中，硅通孔技術(Through-siliconvia，TSV)有著重大影響，其是穿透基片(特別是硅基片)的垂直電連接技術。TSV幾乎可以代替所有封裝中的引線鍵合(Wire-Bonding)的地方，提高所有種類芯片封裝的電氣性能，包括提高集成度，縮小芯片尺寸，特別是在系統集封裝(System-in-Packaging，SiP)，圓片級封裝(Wafer-LevelPackaging–WLP)以及三維垂直疊層封裝(3DPackaging)這些先進封裝之中。TSV的制造包括了通孔的制造，絕緣層的沉積，通孔的填充以及后續的化學機械平整化(CMP)和再布線(RDL)等工藝。

傳統的堆疊型封裝與TSV工藝相關，需要一系列復雜的制造工藝，導致較高的生產成本和較低的良率。現有的一種解決方案是，將連接通孔形成于塑封層中，并在連接通孔中填充導電金屬，實現芯片間的互連。這種方案很容易實現，但是塑封層中連接通孔的數量有所限制，并且由于熱膨脹系數(CoefficientofThermalExpansion，CTE)失配，形成于塑封層中的導電栓塞將會導致連接區域的不穩定。

因此，如何提供一種新型的堆疊型芯片封裝結構，以降低工藝復雜性、提高封裝效率，成為本領域技術人員亟待解決的一個重要技術問題。

實用新型內容

鑒于以上所述現有技術的缺點，本實用新型的目的在于提供一種堆疊型芯片封裝結構，用于解決現有技術中堆疊型封裝工藝復雜、成本較高、良率較低的問題。

為實現上述目的及其他相關目的，本實用新型提供一種堆疊型芯片封裝結構，包括：

第一塑封層；

嵌于所述第一塑封層中的第一半導體芯片及至少一個互連結構；所述互連結構包括支撐體及上下貫穿所述支撐體的若干導電柱；

位于所述第一半導體芯片背面一側并與所述互連結構電連接的第一再分布引線層；

位于所述第一半導體芯片背面一側并與所述第一塑封層連接的第二塑封層；

嵌于所述第二塑封層中并與所述第一再分布引線層電連接的第二半導體芯片；

位于所述第一半導體芯片正面一側并與所述第一半導體芯片及所述互連結構電連接的第二再分布引線層。

可選地，所述第二半導體芯片正面制作有若干凸塊結構；所述第二半導體芯片通過所述凸塊結構與所述第一再分布引線層連接。

可選地，所述第一半導體芯片與所述第二半導體芯片之間形成有第一介質層組，所述第一再分布引線層嵌于所述第一介質層組中。

可選地，所述第二再分布引線層表面連接有凸點下金屬層，所述凸點下金屬層表面連接有焊球凸點。

可選地，所述第一半導體芯片正面一側形成有第二介質層組，所述第二再分布引線層及所述凸點下金屬層嵌于所述第二介質層組中。

所述導電柱的橫截面包括多邊形、圓形及橢圓形中的至少一種。

可選地，所述支撐體的橫截面包括多邊形、圓形及橢圓形中的至少一種。

可選地，所述互連結構中，各導電柱呈點陣排列。

可選地，所述支撐體的介電常數小于或等于3.9。

可選地，所述導電柱的材料選自Al、Cu、Sn、Ni、Au及Ag中的至少一種。

如上所述，本實用新型的堆疊型芯片封裝結構，具有以下有益效果：本實用新型通過在堆疊型封裝過程中加入互連結構，使得連接點數量增多，從而使得芯片間的互連更容易實現。更重要的是，本實用新型的堆疊型封裝結構中，各層半導體芯片及互連結構均嵌入塑封層中，可以提高堆疊型封裝結構在惡劣的外部環境中的穩定性。

附圖說明

圖1顯示為本實用新型的堆疊型芯片封裝結構的剖面結構示意圖。

圖2顯示為本實用新型的堆疊型芯片封裝結構的一種封裝方法的工藝流程圖。