[實用新型]一種基于FPGA的抗多徑電路

有效

• 申請號: 201520686521.7
• 申請日: 2015-09-07
• 公開（公告）號: CN204925398U
• 公開（公告）日: 2015-12-30
• 發明（設計）人: 王萌淮;閆灑灑;李波
• 申請（專利權）人: 西安郵電大學
• 主分類號: G01S19/21
• 分類號: G01S19/21;G01S19/22
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本實用新型屬于全球定位系統(GPS，GlobalPositioningSystem)接收機領域，具體涉及一種應用于GPS接收機的基于現場可編程門陣列(FPGA，Field-ProgrammableGateArray)的抗多徑電路。

背景技術

GPS是一種利用GPS定位衛星，在全球范圍內實時進行定位、導航的系統。GPS接收機用于接收GPS系統發射的復合信號，其中，復合信號由衛星發射信號和噪聲等干擾信號組成。目前，多徑干擾是GPS接收機設計中面臨的最為棘手的問題。然而，現有的用于減少多徑效應的方法存在較大的誤差，且硬件實現的復雜度和費用都比較高。

發明內容

本實用新型提供了一種基于FPGA的抗多徑電路，能夠減少多徑效應引起的誤差，并降低硬件實現的復雜度。

為此，本實用新型的技術方案包括：依次連接的天線10、射頻處理單元20、數字信號處理單元30以及接口單元40，其中，所述數字信號處理單元30包括：模數轉換器301(Analog-to-DigitalConverter，簡稱A/D轉換器)和FPGA芯片302，所述天線10與所述射頻處理單元20的輸入端相連，所述射頻處理單元20的輸出端與所述數字信號處理單元30的輸入端相連，所述數字信號處理單元30的輸出端與所述接口單元40相連。

示例性地，所述A/D轉換器301包括芯片AD9288，所述FPGA芯片包括芯片XC4VSX55和芯片XC4VSX35；其中，所述芯片XC4VSX55和所述芯片XC4VSX35均與所述A/D轉換器301連接。

本實用新型提供的基于FPGA的抗多徑電路，能夠減少多徑效應引起的誤差，并降低硬件實現的復雜度。

附圖說明

圖1是為本實用新型提供的一種基于FPGA的抗多徑電路系統方框圖；

圖中：10、天線；20、射頻處理單元；30、數字信號處理單元；301、A/D轉換器；302、FPGA芯片；40、接口單元。

具體實施方式

為了使本實用新型所要解決的技術問題、技術方案及有益效果更加清楚，明白，以下結合附圖和實施例，對本實用新型進行進一步詳細說明。

實施例1：

圖1為本實用新型提供的一種基于FPGA的抗多徑電路系統方框圖，參考圖1所示，基于FPGA的抗多徑電路包括：依次連接的天線10、射頻處理單元20、數字信號處理單元30以及接口單元40，其中，數字信號處理單元30包括：A/D轉換器301和FPGA芯片302，天線10與射頻處理單元20的輸入端相連，射頻處理單元20的輸出端與數字信號處理單元30的輸入端相連，數字信號處理單元30的輸出端與接口單元40相連。

需要補充的是，本實用新型實施例對A/D轉換器301的選擇以及FPGA芯片302的選擇不作具體的限制。

下面對本實用新型的工作原理進行說明：天線10接收衛星信號，射頻處理單元20接收天線10輸出的高頻衛星信號，并對接收到的高頻衛星信號進行放大、濾波、降頻、功分處理；數字信號處理單元30中的A/D轉換器301將射頻處理單元20輸出的經過處理的信號轉化為數字信號；數字信號處理單元30中的FPGA芯片302進行進一步的A/D轉換器301輸出的數字信號進行運算處理使其減少了多徑效應；接口單元40接收數字信號處理單元30中的FPGA芯片302輸出的數字信號，從而實現與導航終端的數據交互。

需要說明的是，本實用新型實施例對接口單元40的具體實現方式不作具體的限定。

優選地，所述A/D轉換器301包括芯片AD9288，所述FPGA芯片包括芯片XC4VSX55和芯片XC4VSX35構成了信號處理模塊，所述芯片XC4VSX55和芯片XC4VSX35連接進行數據交互，芯片XC4VSX55和芯片XC4VSX35均與A/D轉換器301連接。

以上僅對本實用新型及其實施方式進行了描述，該描述沒有限制性，附圖中所示的也只是本實用新型的實施方式之一，實際的結構并不局限于此，如果本領域技術人員受其啟示，在不脫離本實用新型創造宗旨的情況下，不經過創造性的設計出與該技術方案相似的結構及其實施方式，均應當屬于本實用新型的保護范圍。