[實用新型]納秒級射頻脈沖信號發生器

有效

• 申請號: 201520623933.6
• 申請日: 2015-08-19
• 公開（公告）號: CN204882863U
• 公開（公告）日: 2015-12-16
• 發明（設計）人: 徐瑋;汪澤
• 申請（專利權）人: 成都九洲迪飛科技有限責任公司
• 主分類號: G01S7/28
• 分類號: G01S7/28
• 代理公司: 成都立信專利事務所有限公司 51100
• 代理人: 馮忠亮

技術領域：

本實用新型與通過開關實現脈沖調制信號的裝置有關。

背景技術：

隨著雷達系統的發展，為了實現目標的高分辨率，需要脈寬更窄的脈沖調制信號，傳統的脈沖調制信號，通常通過開關電路實現脈沖信號調制，但是開關調制通常受到射頻開關器件本身響應時間的限制，不能實現納秒級的窄脈沖調制，使用開關實現脈沖調制已經不能滿足系統的需求。

實用新型內容：

本實用新型的目的是提供一種實現納秒級窄脈沖調制信號的納秒級射頻脈沖信號發生器。

本實用新型是這樣實現的：

參考時鐘80MHz晶振1的輸出端連接功分器2輸入端，功分器的輸出端連接FPGA芯片7輸入端，為FFGA芯片提供參考時鐘，功分器的另一輸出端連接鎖相環3的輸入端，為鎖相環提供參考時鐘，鎖相環輸出2400MHz信號至DDS芯片4，為DDS芯片提供參考時鐘，DDS芯片輸出信號至低通濾波器5輸入端，低通濾波器對DDS芯片產生的雜波信號進行抑制，低通濾波器輸出端連接至放大器6的輸入端，放大器對信號進行放大并最終輸出，FPGA芯片與鎖相環和DDS芯片連接。

參考時鐘80MHz晶振1：GO22A—217A9Y—80MHz，功分器2：SBTC—2—10，FPGA芯片7：XC6SLX16—2CSG225I，鎖相環3：LTC6946—1，DDS芯片4：AD9914，低通濾波器5：LFCN—800+，放大器6：ERA—1SM+。

納秒級射頻脈沖信號發生器可以有效解決射頻頻段那納秒級窄脈沖產生的問題。通過使用直接數字頻率合成器，實現納秒級窄脈沖調制信號，縮短脈沖信號的上升沿和下降沿，滿足系統對納秒級窄脈沖調制信號的需求。

各部分功能簡述如下：

1，鎖相環電路。鎖相環電路為直接數字頻率合成器提供參考頻率，鎖相環電路使用的鎖相環芯片為LT6946—1，輸出2400MHz時鐘信號。

2，直接數字頻率合成器。直接數字頻率合成器采用AD公司的AD9914，參考信號2400MHz，通過芯片OSK寄存器實現脈沖信號調制，輸出窄脈沖調制信號。

3，控制電路。控制電路實現對AD9914的配置和控制以及基帶調制碼的產生。

4，低通濾波器。低通濾波器實現對AD9914的雜波信號的抑制。

本實用新型可實現的有益效果如下：

實現UHF波段700MHz納秒級窄脈沖調制信號輸出，其中脈沖寬度為30納秒，脈沖上升沿和下降沿小于10納秒，并且該方案能夠實現對脈沖寬度和周期的控制，很好的解決了射頻頻段納秒級窄脈沖調制信號產生的問題。

附圖說明：

圖1為本實用新型電路原理圖。

具體實施方式：

參考時鐘80MHz晶振1的輸出端連接功分器2輸入端，功分器的輸出端連接FPGA芯片7輸入端，為FFGA芯片提供參考時鐘，功分器的另一輸出端連接鎖相環3的輸入端，為鎖相環提供參考時鐘，鎖相環輸出2400MHz信號至DDS芯片4，為DDS芯片提供參考時鐘，DDS芯片輸出信號至低通濾波器5輸入端，低通濾波器對DDS芯片產生的雜波信號進行抑制，低通濾波器輸出端連接至放大器6的輸入端，放大器對信號進行放大并最終輸出，FPGA芯片與鎖相環和DDS芯片連接。

參考時鐘80MHz晶振1：GO22A—217A9Y—80MHz，功分器2：SBTC—2—10，FPGA芯片7：XC6SLX16—2CSG225I，鎖相環3：LTC6946—1，DDS芯片4：AD9914，低通濾波器5：LFCN—800+，放大器6：ERA—1SM+。

FPGA芯片7（XC6SLX16—2CSG225I）實現對鎖相環3（LTC6946—1）的配置和DDS芯片4（AD9914）的控制。