[實用新型]一種用于集成電路芯片的熔絲讀取電路

有效

• 申請號: 201520593458.2
• 申請日: 2015-08-07
• 公開（公告）號: CN205140524U
• 公開（公告）日: 2016-04-06
• 發明（設計）人: 鄧廷;王建軍;張彥峰;馮雙;周倩;張巍
• 申請（專利權）人: 珠海中慧微電子股份有限公司
• 主分類號: G11C17/16
• 分類號: G11C17/16
• 代理公司: 廣東秉德律師事務所 44291
• 代理人: 楊煥軍

技術領域

本實用新型屬于電子電路設計技術領域，尤其涉及一種用于集成電路芯片 的高穩定低功耗的熔絲讀取電路。

背景技術

一般的集成電路芯片內部包含模擬模塊及可配置模塊。前述模塊生產完成 后，可能部分功能沒有達到設計指標需進行校準，或者某些功能需屏蔽。若芯 片內部有FLASH等可擦寫存儲單元，芯片功能的校準值和配置值可保存到相應 的可擦寫存儲單元內。但可擦寫單元一般面積大、工藝復雜，成本相對也高， 而且對于某些對芯片體積及成本有要求的應用領域是不適用的。

為了滿足芯片功能調整的需求，同時降低芯片面積，出現了熔絲技術。一 般而言，熔絲技術是在芯片內部放入熔絲單元，根據芯片測試結果，熔斷或者 不熔斷相應的熔絲單元。當芯片上電工作時，熔絲單元的值直接傳遞給后續寄 存器，供芯片使用。但在芯片正常上電工作的過程中，熔絲單元也會一直處于 工作狀態，由于熔絲存在直流通路，所以一直在消耗電能。而且，如果在熔斷 過程中，設備沒有完全熔斷熔絲，熔絲單元可能會輸出中間電平，導致后續寄 存器讀取的值存在不確定性，進而影響芯片正常工作。

實用新型內容

本實用新型的目的是提供一種電路結構簡單、功耗低、穩定性好的用于集 成電路芯片的熔絲讀取電路。

為了實現上述目的，本實用新型采取如下的技術解決方案：

一種用于集成電路芯片的熔絲讀取電路，包括：用于向下述熔絲存儲模塊 和采樣保持模塊輸出使能信號的熔絲控制模塊；用于存儲并輸出芯片熔絲結果 的熔絲存儲模塊；用于進行采樣輸出的采樣保持模塊；所述熔絲控制模塊的一 個輸入端連接低頻時鐘信號，另一個輸入端連接上電復位信號，一個輸出端與 所述熔絲存儲模塊相連，向熔絲存儲模塊輸出熔絲讀取使能信號，另一個輸出 端與所述采樣保持模塊相連，向采樣保持模塊輸出本模塊的狀態信號；所述熔 絲存儲模塊與電源相連，其輸出端與所述采樣保持模塊相連，向采樣保持模塊 輸出芯片熔絲結果；所述采樣保持模塊根據選擇輸出結果。

作為本實用新型熔絲讀取電路的一種改進：所述熔絲控制模塊包括控制狀 態機、計數器、熔絲存儲模塊使能信號產生電路及采樣保持模塊使能信號產生 電路；所述控制狀態機分別與計數器、熔絲存儲模塊使能信號產生電路及采樣 保持模塊使能信號產生電路相連；所述控制狀態機接收低頻時鐘信號，并分別 向所述熔絲存儲模塊使能信號產生電路和所述采樣保持模塊使能信號產生電路 輸出使能信號，使所述熔絲存儲模塊使能信號產生電路產生寬的脈沖信號給所 述熔絲存儲模塊；使所述采樣保持模塊使能信號產生電路產生窄的脈沖信號給 所述采樣保持模塊。

作為本實用新型熔絲讀取電路的一種改進：所述熔絲存儲模塊使能信號產 生電路包括寄存器單元、與門電路、緩沖器及或門電路；所述寄存器單元的一 個輸入端接收使能信號，另一個輸入端接收時鐘信號，其輸出端與所述與門電 路的一個輸入端相連；所述與門電路的另一個輸入端接收時鐘信號，其輸出端 分別與所述緩沖器的輸入端和所述或門電路的一個輸入端相連；所述緩沖器的 輸出端與所述或門電路的另一個輸入端相連；所述或門電路向所述熔絲存儲模 塊輸出脈沖信號。

作為本實用新型熔絲讀取電路的一種改進：所述采樣保持模塊使能信號產 生電路包括寄存器單元、第一與門電路、緩沖器及第二與門電路；所述寄存器 單元的一個輸入端接收使能信號，另一個輸入端接收時鐘信號，其輸出端與所 述第一與門電路的一個輸入端相連；所述第一與門電路的另一個輸入端接收時 鐘信號，其輸出端分別與所述緩沖器的輸入端及所述第二與門電路的一個輸入 端相連；所述緩沖器的輸出端與所述第二與門電路的另一個輸入端相連；所述 第二與門電路向所述采樣保持模塊輸出脈沖信號。

作為本實用新型熔絲讀取電路的一種改進：所述熔絲存儲模塊包括電阻、 NMOS晶體管及存儲單元；所述電阻的一端與電源相連，另一端與NMOS晶體管 的D極相連，所述NMOS晶體管的D極向外輸出本模塊的狀態信號，NMOS晶體 管的G極與熔絲控制模塊的熔絲存儲模塊使能信號產生電路相連，NMOS晶體 管的S極與存儲單元相連，存儲單元的另一端接地。

作為本實用新型熔絲讀取電路的一種改進：在電源和所述電阻之間并入電 容，電容的另一端接地。