[實用新型]存儲器單元和非易失性存儲器

有效

• 申請?zhí)枺?/td>: 201520565163.4
• 申請日: 2015-07-30
• 公開（公告）號: CN204991153U
• 公開（公告）日: 2016-01-20
• 發(fā)明（設(shè)計）人: F·拉羅薩
• 申請（專利權(quán)）人: 意法半導體(魯塞)公司
• 主分類號: G11C16/04
• 分類號: G11C16/04;G11C16/10;H01L27/115
• 代理公司: 北京市金杜律師事務(wù)所 11256
• 代理人: 王茂華

技術(shù)領(lǐng)域

本公開涉及非易失性存儲器并且特別涉及存儲器陣列和在美國申請2013/0228846中所描述的類型的存儲器單元結(jié)構(gòu)，該美國申請通過引用整體并入本文。

背景技術(shù)

作為提示，圖1表示了這種存儲器陣列結(jié)構(gòu)MA0并示出了相應(yīng)的排(rank)“i”和“i-1”的、此處屬于該存儲器陣列的兩個相鄰的物理頁P_i、P_i-1的上述類型的存儲器單元M_i,j、M_i-1,j、M_i,j+1、M_i-1,j+1。存儲器單元M_i,j、M_i-1,j、M_i,j+1、M_i-1,j+1是經(jīng)過位線BL_j、BL_j+1，字線WL_i-1,i和控制柵極線CGL_i、CGL_i-1可讀取訪問的和可編程訪問的。每個存儲器單元都包括浮置柵極晶體管，分別是T_i,j、T_i-1,j、T_i,j+1、T_i-1,j+1。晶體管T_i,j、T_i-1,j的漏極端子D被連接至位線BL_j并且晶體管T_i,j+1、T_i-1,j+1的漏極端子被連接至位線BL_j+1。晶體管T_i,j、T_i,j+1的控制柵極CG被連接至控制柵極線CGL_i并且浮置柵極晶體管T_i-1,j、T_i-1,j+1的控制柵極CG被連接至控制柵極線CGL_i-1。

此外，每個浮置柵極晶體管的T_i,j、T_i-1,j、T_i,j+1、T_i-1,j+1具有經(jīng)過相應(yīng)的選擇晶體管ST耦合至源極線SL的其源極端子。存儲器單元M_i,j和M_i-1,j的選擇晶體管ST共享相同的控制柵極CSG并且兩個存儲器單元因此被稱為“雙胞胎”。類似地，存儲器單元M_i,j+1和M_i-1,j+1是雙胞胎存儲器單元并且它們的選擇晶體管ST具有公共控制柵極CSG。每個公共控制柵極優(yōu)選地是嵌入在接收存儲器陣列MA0的襯底中的垂直柵極，源極線SL也是嵌入式線。這些公共控制柵極CSG，或雙胞胎存儲器單元選擇柵極，被連接至字線WL_i-1,i。

這些存儲器單元被溝道擦除或編程，即，通過將襯底置于正擦除電壓或負編程電壓，通過富勒-諾德海姆(FowlerNordheim)效應(yīng)將電荷從其浮置柵極中提取或?qū)㈦姾勺⑷胫疗涓≈脰艠O。

更具體地，存儲器單元通過將施加至襯底的正電壓與施加至它的浮置柵極晶體管的控制柵極的負電壓結(jié)合而被擦除，而其雙胞胎存儲器單元的浮置柵極晶體管的控制柵極接收正的擦除禁止電壓防止它被同時擦除(上述申請的圖11)。

類似地，存儲器單元通過將施加至該存儲器單元的位線和襯底的負電壓和施加至它的浮置柵極晶體管的控制柵極的正電壓結(jié)合而被編程，而其雙胞胎存儲器單元的浮置柵極晶體管的控制柵極接收負的編程禁止電壓防止它被同時編程(上述申請的圖12)。

最后，存儲器單元通過將正電壓施加至它的浮置柵極晶體管的控制柵極，以及將正電壓施加至對應(yīng)的位線而被讀取，而連接至相同的位線的雙胞胎存儲器單元在其控制柵極上接收負的讀取禁止電壓以防止它被同時讀取(上述申請的圖9)。

這種具有包括嵌入在襯底中的共享的垂直選擇柵極的雙胞胎存儲器單元的存儲器陣列提供具有小的占位面積(footprint)的優(yōu)點。它們使用的溝道擦除方法很好地適合于生產(chǎn)頁可擦除存儲器陣列，但不那么適用于生產(chǎn)字可擦除存儲器陣列。通過將在上述申請的圖24中表示的字可擦除存儲器陣列與在該申請的圖23中表示的頁可擦除存儲器陣列進行比較，這就顯現(xiàn)出來，前者比后者更為復雜。因此，對于成為字可擦除的存儲器陣列，每個控制柵極線CGL，不是被連接至頁的所有存儲器單元，而是將被劃分為多個控制柵極線，其中每個字一個控制柵極線。這使得字線和列譯碼器顯著地復雜化，并且將涉及在每個頁內(nèi)提供各種電壓開關(guān)來控制不同的字的控制柵極線。