[實用新型]一種芯片復位電路

有效

• 申請號: 201520499080.X
• 申請日: 2015-07-13
• 公開（公告）號: CN204904204U
• 公開（公告）日: 2015-12-23
• 發明（設計）人: 張俊;徐意修
• 申請（專利權）人: 廣州洪森科技有限公司
• 主分類號: G06F1/24
• 分類號: G06F1/24
• 代理公司: 廣州三環專利代理有限公司 44202
• 代理人: 胡楓

技術領域

本實用新型涉及集成電路技術領域，尤其涉及一種芯片復位電路。

背景技術

在電路板設計中，芯片復位是通過硬復位與軟復位的相與來實現控制。

現有技術中，軟復位功能一般通過CPU的I/O管腳的直接輸出來控制被控芯片的復位，使被控芯片與主控芯片直接相連接。然而，實際應用中，電路板的復位需求相當大，相應地，電路板復位需求越多，則需要越多的CPU的I/O管腳來進行配置，同時也需要占用越多的CPU資源；而且上電啟動過程中，CPU的I/O管腳的初始狀態不確定，在沒配置前會影響被控芯片，使被控芯片產生不穩定現象。

發明內容

本實用新型所要解決的技術問題在于，提供一種結構簡單、穩定性強的芯片復位電路，可減少了對CPU資源的占用。

為了解決上述技術問題，本實用新型提供了一種芯片復位電路，包括硬件復位電路、I2C總線電路、與門器及被控芯片，所述硬件復位電路的輸出端及I2C總線電路的輸出端連接與門器的輸入端，所述與門器的輸出端連接被控芯片的輸入端。

作為上述方案的改進，所述I2C總線電路包括主控芯片。

作為上述方案的改進，所述主控芯片為PCA9555芯片。

作為上述方案的改進，所述主控芯片上設有3個地址管腳，用于配置地址。

作為上述方案的改進，所述主控芯片上還設有16個I/O管腳，用于與外圍設備交換數據。

作為上述方案的改進，所述主控芯片上還設有一組I2C串行總線，用于連接微控制器及外圍設備。

作為上述方案的改進，所述I2C串行總線包括SDA數據線及SCL時鐘信號線。

作為上述方案的改進，所述硬件復位電路包括第一電阻、第二電阻及開關。

實施本實用新型的有益效果在于：

本實用新型芯片復位電路包括硬件復位電路、I2C總線電路、與門器及被控芯片，將I2C總線電路通過與門器與硬件復位電路相與來對被控芯片進行復位控制。被控芯片需要高低電平控制時，只需要通過I2C總線電路向主控芯片寫入一組相應的數據就可實現對相應I/O管腳的配置，從而實現對被控芯片的控制，不需要CPU的I/O管腳的直接輸出來控制被控芯片復位，減少了CPU的I/O管腳使用，也減少了對CPU資源的占用。

同時，I2C總線電路占用的空間非常小，可減少電路板的空間和被控芯片管腳數量，大大降低了互聯成本。

另外，本實用新型的16個I/O管腳在電路板上電啟動過程中，當I2C總線電路沒有對其進行配置時，均為高電平，為一個固定狀態，只有I2C總線電路進行了相應的配置，才會根據所對應的配置而發生改變，初始狀態穩定，不會對所關聯的被控芯片產生干擾，同時也減小了被控芯片對CPU的干擾，增加了CPU運行的穩定性。

附圖說明

圖1是本實用新型芯片復位電路的實施例結構示意圖；

圖2是圖1中硬件復位電路的實施例結構示意圖；

圖3是圖1中I2C總線電路的實施例結構示意圖。

具體實施方式

為使本實用新型的目的、技術方案和優點更加清楚，下面將結合附圖對本實用新型作進一步地詳細描述。僅此聲明，本發明在文中出現或即將出現的上、下、左、右、前、后、內、外等方位用詞，僅以本發明的附圖為基準，其并不是對本發明的具體限定。

參見圖1，圖1顯示了本實用新型的芯片復位電路的第一實施例，包括：硬件復位電路1、I2C總線電路2、與門器3及被控芯片4，所述硬件復位電路1的輸出端及I2C總線電路2的輸出端連接與門器3的輸入端，所述與門器3的輸出端連接被控芯片4的輸入端。其中，硬件復位電路1用于對被控芯片4的復位進行硬控制，I2C總線電路2用于對被控芯片4的復位進行軟控制。

I2C（Inter－IntegratedCircuit）總線用于連接微控制器及其外圍設備，其具有良好的簡單性和有效性。

現有技術中，被控芯片的軟復位功能一般通過CPU的I/O管腳的直接輸出來控制，使被控芯片與主控芯片直接相連接。而本實用新型中，被控芯片不直接與主控芯片相連接，而是通過I2C總線電路來對被控芯片的復位進行軟控制，減少了CPU的I/O管腳使用，同時，I2C總線電路占用的空間非常小，可減少電路板的空間和被控芯片管腳數量，大大降低了互聯成本。

如圖2所示，I2C總線電路包括主控芯片。所述主控芯片優選為PCA9555芯片，但不以此為限制。