[實用新型]電流產生裝置

有效

• 申請號: 201520420302.4
• 申請日: 2015-06-15
• 公開（公告）號: CN204719591U
• 公開（公告）日: 2015-10-21
• 發明（設計）人: 沈孫園
• 申請（專利權）人: 浙江商業職業技術學院
• 主分類號: G05F1/565
• 分類號: G05F1/565
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本實用新型涉及電流產生裝置，尤其涉及到不隨電源電壓變化的電流產生裝置。

背景技術

在集成電路設計中，電流產生裝置是常見模塊，電流輸出穩定性起到很重要的作用。

發明內容

本實用新型旨在提供一種不隨電源電壓變化的電流產生裝置。

電流產生裝置，包括第一運算放大器、第一NMOS管、第二運算放大器、第一電阻、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第二NMOS管、第三NMOS管、第四NMOS管和第五NMOS管：

所述第一運算放大器的正輸入端接基準電壓VREF1，負輸入端接所述第一電阻的一端和所述第一NMOS管的源極，輸出端接所述第一NMOS管的柵極；

所述第一NMOS管的柵極接所述第一運算放大器的輸出端，漏極接所述第二PMOS管的柵極和漏極和所述第四PMOS管的柵極，源極接所述第一運算放大器的負輸入端和所述第一電阻的一端；

所述第二運算放大器的正輸入端接基準電壓VREF2，負輸入端和輸出端接在一起構成跟隨器；

所述第一電阻的一端接所述第一NMOS管的源極和所述第一運算放大器的負輸入端，另一端接所述第二運算放大器的負輸入端和輸出端；

所述第一PMOS管的柵極和漏極接在一起并接所述第二PMOS管的源極和所述第三PMOS管的柵極，源極接電源VCC；

所述第二PMOS管的柵極和漏極接在一起并接所述第四PMOS管的柵極和所述第一NMOS管的漏極，源極接所述第一PMOS管的柵極和漏極和所述第三PMOS管的柵極；

所述第三PMOS管的柵極接所述第一PMOS管的柵極和漏極和所述第二PMOS管的源極，漏極接所述第四PMOS管的源極，源極接電源VCC；

所述第四PMOS管的柵極接所述第二PMOS管的柵極和漏極和所述第一NMOS管的漏極，漏極接所述第二NMOS管的柵極和漏極和所述第四NMOS管的柵極；

所述第二NMOS管的柵極和漏極接在一起并接所述第四PMOS管的漏極和所述第四NMOS管的柵極，源極接所述第三NMOS管的柵極和漏極和所述第五NMOS管的柵極；

所述第三NMOS管的柵極和漏極接在一起并接所述第二NMOS管的源極和所述第五NMOS管的柵極，源極接地；

所述第四NMOS管的柵極接所述第四PMOS管的漏極和所述第二NMOS管的柵極和漏極，漏極接輸出電流IREF，源極接所述第五NMOS管的漏極；

所述第五NMOS管的柵極接所述第二NMOS管的源極和所述第三NMOS管的柵極和漏極，漏極接所述第四NMOS管的源極，源極接地。

所述第一運算放大器和所述第一NMOS管構成跟隨器，所述第一電阻兩端的電壓等于基準電壓VREF1和基準電壓VREF2之差，所述第一電阻上的電流等于基準電壓VREF1和基準電壓VREF2之差除以所述第一電阻的電阻值，該電流就是I1，然后再通過所述第二PMOS管鏡像電流給所述第四PMOS管電流產生出I2，可以通過調節所述第二PMOS管的寬長比與所述第四PMOS管的寬長比的比值進行調節電流I2；電流I2再通過所述第二NMOS管鏡像電流給所述第四NMOS管電流產生出IREF，可以通過調節所述第二NMOS管的寬長比與所述第四NMOS管的寬長比的比值進行調節電流IREF。

由于基準電壓VREF1和基準電壓VREF2的電壓值是通過帶隙電路產生出來，與電源電壓VCC的變化無關，也即是基準電壓VREF1和VREF2具有很高的電源抑制比；又由于所述第一PMOS管、所述第二PMOS管、所述第三PMOS管和所述第四PMOS管構成共源共柵電路，所述第二NMOS管、所述第三NMOS管、所述第四NMOS管和所述第五NMOS管也是構成共源共柵電路，共源共柵電路是具有很高的電源抑制比，也即是理解為與電源電壓VCC的變化無關；所有因素的疊加也就產生出不隨電源電壓變化的電流IREF。

附圖說明

圖1為本實用新型的電流產生裝置的電路圖。

具體實施方式

以下結合附圖對本實用新型內容進一步說明。

電流產生裝置，如圖1所示，包括第一運算放大器101、第一NMOS管102、第二運算放大器103、第一電阻104、第一PMOS管105、第二PMOS管106、第三PMOS管107、第四PMOS管108、第二NMOS管109、第三NMOS管110、第四NMOS管111和第五NMOS管112：