[實(shí)用新型]電子設(shè)備

有效

• 申請(qǐng)?zhí)枺?/td>: 201520419027.4
• 申請(qǐng)日: 2015-06-17
• 公開（公告）號(hào): CN205249160U
• 公開（公告）日: 2016-05-18
• 發(fā)明（設(shè)計(jì)）人: 劉永鋒
• 申請(qǐng)（專利權(quán)）人: 意法半導(dǎo)體研發(fā)(深圳)有限公司
• 主分類號(hào): H03K5/135
• 分類號(hào): H03K5/135
• 代理公司: 北京市金杜律師事務(wù)所 11256
• 代理人: 王茂華;呂世磊

技術(shù)領(lǐng)域

本申請(qǐng)涉及電子學(xué)領(lǐng)域，并且更特別地，涉及用于對(duì)時(shí)鐘信號(hào)的相位進(jìn)行移位的電路。

背景技術(shù)

諸如計(jì)算機(jī)、膝上型電腦、智能手機(jī)、平板電腦、電視機(jī)等的電子設(shè)備可能具有對(duì)時(shí)鐘信號(hào)的相位進(jìn)行移位的需要。當(dāng)前用于對(duì)時(shí)鐘信號(hào)的相位進(jìn)行移位的電路通常采用D觸發(fā)器，D觸發(fā)器具有D輸入、Q輸出和觸發(fā)輸入。D觸發(fā)器在其D輸入接收時(shí)鐘信號(hào)，并且在其觸發(fā)輸入接收對(duì)應(yīng)于時(shí)鐘信號(hào)的使其頻率加倍的反相形式的信號(hào)。這一電路產(chǎn)生時(shí)鐘信號(hào)的相移90度的信號(hào)。

雖然這一所描述的相移電路可能在一些情況下有用，但是其遭受相移由在其觸發(fā)輸入處的信號(hào)確定的缺點(diǎn)。在觸發(fā)輸入處生成該必需的信號(hào)以提供所期望的相移可能涉及使用鎖相環(huán)，以及與其相關(guān)聯(lián)的相關(guān)聯(lián)復(fù)雜度(以及片上空間)。

因此，需要以其他方式對(duì)時(shí)鐘的相位進(jìn)行移位的新電路。

實(shí)用新型內(nèi)容

本公開的目的之一使提供一種對(duì)時(shí)鐘的相位進(jìn)行移位的新電路。

根據(jù)本公開的一個(gè)方面，提供了一種電子設(shè)備，包括：

第一電路，被配置成響應(yīng)于具有第一邏輯電平的輸入信號(hào)，當(dāng)跨接收輸入電流的第一電容器的第一電壓超過閾值電壓時(shí)生成輸出控制信號(hào)，其中所述輸入電流與所述輸入信號(hào)的頻率成比例；

第二電路，被配置成響應(yīng)于具有第二邏輯電平的所述輸入信號(hào)，當(dāng)跨接收所述輸入電流的第二電容器的第二電壓超過所述閾值電壓時(shí)生成輸出復(fù)位信號(hào)；以及

觸發(fā)器，被配置成響應(yīng)于所述輸出控制信號(hào)而將信號(hào)輸出生成為具有所述第一邏輯電平，以及響應(yīng)于所述輸出復(fù)位信號(hào)而將所述信號(hào)輸出復(fù)位并且生成為具有所述第二邏輯電平。

優(yōu)選地，所述電子設(shè)備還包括變換電路，被配置成接收輸入信號(hào)并且生成所述輸入電流，所述輸入電流與所述輸入信號(hào)的頻率以及變換電容器成比例。

優(yōu)選地，所述第一電壓超過所述閾值電壓所持續(xù)的時(shí)間基于第一比率，所述第一比率是所述第一電容器的電容與所述變換電容器的電容的比率。

優(yōu)選地，所述信號(hào)輸出基于所述第一比率而與所述輸入信號(hào)在相位方面不同。

優(yōu)選地，第一電容器和第二電容器具有相同的電容。

優(yōu)選地，所述第二電壓超過所述閾值電壓所持續(xù)的時(shí)間基于第二比率，所述第二比率是所述第二電容器的電容與所述變換電容器的電容的比率；并且其中所述信號(hào)輸出基于所述第二比率而與所述輸入信號(hào)在占空比方面不同。

優(yōu)選地，所述電子設(shè)備還包括啟動(dòng)電路，被配置成當(dāng)所述輸入信號(hào)具有所述第一邏輯電平時(shí)啟動(dòng)所述第一電路并且當(dāng)所述輸入信號(hào)具有所述第二邏輯電平時(shí)禁用所述第一電路，以及當(dāng)所述輸入信號(hào)具有所述第二邏輯電平時(shí)啟動(dòng)所述第二電路并且當(dāng)所述輸入信號(hào)具有所述第一邏輯電平時(shí)禁用所述第二電路。

優(yōu)選地，所述啟動(dòng)電路包括第一反相器和第二反相器，所述第一反相器被耦合以接收所述輸入信號(hào)以及輸出所述輸入信號(hào)的反相信號(hào)至所述第一電路，所述第二反相器被耦合至所述第一反相器以接收所述輸入信號(hào)的反相信號(hào)以及輸出所述輸入信號(hào)的反相信號(hào)的反相信號(hào)至所述第二電路。

優(yōu)選地，所述第一電路包括：

第一晶體管，與所述變換電路的輸出晶體管成電流鏡關(guān)系，使得所述輸入電流能夠從其中流過；

第一節(jié)點(diǎn)；

第二晶體管，被配置成當(dāng)所述輸入信號(hào)具有所述第一邏輯電平時(shí)，選擇性地允許經(jīng)過所述第一晶體管的所述輸入電流的流流經(jīng)所述第二晶體管并且進(jìn)入所述第一節(jié)點(diǎn)中；

其中所述第一電容器被配置成由流經(jīng)所述第一節(jié)點(diǎn)的所述輸入電流充電；以及

比較器，被配置成將所述第一節(jié)點(diǎn)處的電壓與所述閾值電壓進(jìn)行比較并且當(dāng)所述第一節(jié)點(diǎn)處的電壓超過所述閾值電壓時(shí)生成所述輸出控制信號(hào)；

其中所述第一節(jié)點(diǎn)處的電壓是跨所述第一電容器的所述第一電壓。

優(yōu)選地，所述電子設(shè)備還包括第一電流吸收電路，被配置成基于具有所述第二邏輯電平的所述輸入信號(hào)而從所述第一節(jié)點(diǎn)吸收電流。

優(yōu)選地，所述第一電流吸收電路包括：

第三晶體管，包括第一NMOS晶體管，所述第一NMOS晶體管具有被耦合至接地的源極、被耦合至所述第一節(jié)點(diǎn)的漏極、以及被耦合以接收所述輸入信號(hào)的反相信號(hào)的柵極；以及

第四晶體管，包括第二NMOS晶體管，所述第二NMOS晶體管具有被耦合至接地的源極、被耦合至所述第一節(jié)點(diǎn)的漏極、以及被耦合至所述信號(hào)輸出的柵極。