[實用新型]一種國標地面數(shù)字電視再生調(diào)制器

有效

• 申請?zhí)枺?/td>: 201520409778.8
• 申請日: 2015-06-15
• 公開（公告）號: CN204652586U
• 公開（公告）日: 2015-09-16
• 發(fā)明（設(shè)計）人: 謝鋒;趙小寒;張軍;宋經(jīng)雄
• 申請（專利權(quán)）人: 廣西廣播電視技術(shù)中心
• 主分類號: H04N21/2383
• 分類號: H04N21/2383;H04N21/438
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術(shù)領(lǐng)域

本實用新型涉及一種國標地面數(shù)字電視再生調(diào)制器，尤其是一種適用于廣播電視傳輸發(fā)射系統(tǒng)的可以實現(xiàn)地面數(shù)字電視信號的空中接力傳輸和轉(zhuǎn)頻發(fā)射的設(shè)備。

背景技術(shù)

目前廣西全區(qū)廣播電視覆蓋網(wǎng)方案中各村村通無線臺站使用的已調(diào)制地面數(shù)字電視信號均來自縣級網(wǎng)絡(luò)公司機房，通過有線或者光纖傳輸?shù)姆绞脚c其他信號復(fù)用混合后傳輸至各臺站。信號傳輸至臺站后，信號功率變化幅度增大、不穩(wěn)定，容易沖擊功放，造成功放損壞，而且信號頻率如果和傳輸線上的其他已有信號頻率相同，則不能傳輸至臺站，必須把其中一個信號的頻譜搬移到其他頻率才能一起傳輸。其次，不能實現(xiàn)臺站之間已發(fā)射信號的空中接力。本實用新型提供的一種國標地面數(shù)字電視再生調(diào)制器，解決了以上問題，再生調(diào)制器輸入信號功率門檻要求低，輸出信號功率穩(wěn)定，不會沖擊功放；縣級網(wǎng)絡(luò)公司前端信號傳輸頻率可在規(guī)劃范圍內(nèi)隨意設(shè)定，待傳輸至臺站后再轉(zhuǎn)為需發(fā)射的頻率；還可實現(xiàn)已發(fā)射信號空中接力，接收附近臺站發(fā)射的射頻信號經(jīng)解調(diào)再調(diào)制后轉(zhuǎn)換為所需的射頻頻率并發(fā)射到相應(yīng)的覆蓋區(qū)域。

發(fā)明內(nèi)容

本實用新型要解決的技術(shù)問題是提供一種國標地面數(shù)字電視再生調(diào)制器，可根據(jù)實際需求對射頻信號進行解調(diào)，解調(diào)出TS流后進行數(shù)字編碼和數(shù)字調(diào)制、直接上變頻，轉(zhuǎn)換為需要發(fā)射的頻率，同時具有直接TS流輸入和射頻輸入兩種信號輸入模式，可通過以太網(wǎng)口和上位機軟件進行數(shù)據(jù)交互，實現(xiàn)實時監(jiān)控功能。

本實用新型以如下技術(shù)方案解決上述技術(shù)問題的。

本實用新型一種國標地面數(shù)字電視再生調(diào)制器，包括機箱，機箱內(nèi)安裝有信道調(diào)諧解調(diào)電路1、MPEG2?TS流串行轉(zhuǎn)并行電路2和3、FPGA數(shù)字調(diào)制電路4、ARM單片機控制電路5、PLL鎖相環(huán)時鐘發(fā)生電路6、多路高頻時鐘發(fā)生電路7、高速DA上變頻電路8、以太網(wǎng)通信接口9、射頻功率監(jiān)測電路10、射頻低通濾波增益調(diào)整電路11、兩級可調(diào)增益功放12、硅調(diào)諧器13、SRAM存儲器14、SDRAM存儲器15、Flash存儲器16、EEPROM存儲器17、外部10MHz基準時鐘18、1pps基準電路19、10MHz內(nèi)部基準時鐘20、串口通信接口21、LED指示與操作按鍵22、OLED液晶顯示接口23、20DBM衰減網(wǎng)絡(luò)24。兩路TS流信號分別經(jīng)過MPEG2?TS流串行轉(zhuǎn)并行電路2和3，經(jīng)過串并轉(zhuǎn)換后輸出到FPGA數(shù)字調(diào)制電路4；RF輸入信號經(jīng)過硅調(diào)諧器13后，輸出到信道調(diào)諧解調(diào)電路1，經(jīng)過解調(diào)后輸出TS流信號到FPGA數(shù)字調(diào)制電路4；FPGA數(shù)字調(diào)制電路4的輸出端連接至高速DA上變頻電路8，信號經(jīng)過上變頻后輸出四路信號至射頻低通濾波增益調(diào)整電路11，再經(jīng)過兩級可調(diào)增益功放12后輸出RF信號；兩級可調(diào)增益功放12的輸出端連接20DBM衰減網(wǎng)絡(luò)24，信號經(jīng)過衰減后輸出到外部監(jiān)測設(shè)備。

所述高速DA上變頻電路8輸出端還有兩路信號連接至FPGA數(shù)字調(diào)制電路4。

所述射頻低通濾波增益調(diào)整電路11的輸出端連接至射頻功率監(jiān)測電路10，射頻功率監(jiān)測電路10的輸出端連接至ARM單片機控制電路5。

所述SRAM存儲器14、SDRAM存儲器15、Flash存儲器16分別與FPGA數(shù)字調(diào)制電路4連接并實現(xiàn)雙向通信；ARM單片機控制電路5分別與信道調(diào)諧解調(diào)電路1、FPGA數(shù)字調(diào)制電路4、EEPROM存儲器17及硅調(diào)諧器13連接并實現(xiàn)雙向通信；串口通信接口21、太網(wǎng)通信接口9分別與ARM單片機控制電路5連接并實現(xiàn)雙向通信；以太網(wǎng)通信接口9向外部輸出以太網(wǎng)信號；多路高頻時鐘發(fā)生電路7、高速DA上變頻電路8分別與ARM單片機控制電路5連接并實現(xiàn)雙向通信。

所述PLL鎖相環(huán)時鐘發(fā)生電路6輸出端分別連接FPGA數(shù)字調(diào)制電路4和多路高頻時鐘發(fā)生電路7；外部10MHz基準時鐘18、1pps基準19、10MHz內(nèi)部基準時鐘20輸出端分別連接至FPGA數(shù)字調(diào)制電路4；10MHz內(nèi)部基準時鐘20連接至PLL鎖相環(huán)時鐘發(fā)生電路6；ARM單片機控制電路5的輸出端分別連接至PLL鎖相環(huán)時鐘發(fā)生電路6、兩級可調(diào)增益功放12、LED指示與操作按鍵22、OLED液晶顯示接口23。

所述的控制電路采用32位ARM?CPU的嵌入式實時監(jiān)控系統(tǒng)。