[實用新型]DDC智能硬件的CPU模塊

有效

• 申請號: 201520378237.3
• 申請日: 2015-06-04
• 公開（公告）號: CN204965074U
• 公開（公告）日: 2016-01-13
• 發明（設計）人: 陳永吉;時卉
• 申請（專利權）人: 天津索龍電子科技有限公司
• 主分類號: G05B19/042
• 分類號: G05B19/042
• 代理公司: 天津才智專利商標代理有限公司 12108
• 代理人: 呂志英

1.一種DDC智能硬件的CPU模塊，其特征是：所述DDC智能硬件的CPU模塊(1)具有監控點接口(2)，微處理器MCU(3)，電源1接口(7)，電源2接口(8)，所述監控點接口(2)與微處理器MCU(3)的I/O直通，微處理器MCU(3)的多個I/O通過監控點接口(2)能連接模擬量輸入AI(9)、數字量輸入DI(6)、模擬量輸出AO(4)、數字量輸出DO(5)四種監控點，或連接四種監控點中的任意三種或二種或一種監控點；CPU模塊(1)是多個I/O數量不等的微處理器MCU(3)的模塊，微處理器MCU(3)的I/O數量須滿足外圍的模擬量輸入AI(9)、數字量輸入DI(6)、模擬量輸出AO(4)、數字量輸出DO(5)監控點數量之和，監控點接口(2)上監控點的數量與CPU模塊(1)長度成正比，多個CPU模塊(1)的寬度和厚度與外圍多個模擬量輸入AI模塊、多個數字量輸入DI模塊、多個模擬量輸出AO模塊、多個數字量輸出DO模塊監控點單一的模塊或四種監控點任意組合的模塊的寬度和厚度分別相同；多個CPU模塊(1)上的電源1接口(7)和電源2接口(8)與外圍模擬量多個輸入AI模塊、多個數字量輸入DI模塊、多個模擬量輸出AO模塊、多個數字量輸出DO模塊或四種監控點任意組合的模塊上所設電源接口規格相同，電源極性順序排列相同。

2.根據權利要求1所述的CPU模塊(1)，其特征是：所述監控點接口(2)上監控點數量與微處理器MCU(3)的I/O相等或接近，且為一體的；監控點接口(2)與外圍的模擬量輸入AI(9)、數字量輸入DI(6)、模擬量輸出AO(4)、數字量輸出DO(5)四種監控點單一的模塊或四種監控點任意組合的模塊是分體連接的。

3.根據權利要求1所述的DDC智能硬件的CPU模塊(1)，其特征是：所述CPU模塊(1)上電源1接口(7)和電源2接口(8)兩個電源接口位置呈橫軸對稱，為防反接插頭的插座。