[實用新型]一種負電壓采樣電路有效
| 申請號: | 201520367088.0 | 申請日: | 2015-05-29 |
| 公開(公告)號: | CN204631108U | 公開(公告)日: | 2015-09-09 |
| 發明(設計)人: | 林敏 | 申請(專利權)人: | 林敏 |
| 主分類號: | G01R19/00 | 分類號: | G01R19/00 |
| 代理公司: | 北京科億知識產權代理事務所(普通合伙) 11350 | 代理人: | 湯東鳳 |
| 地址: | 315700 浙*** | 國省代碼: | 浙江;33 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 電壓 采樣 電路 | ||
技術領域
本實用新型涉及一種采樣電路,具體是一種負電壓采樣電路。
背景技術
電子控制電路中經常需要對電壓進行采樣,電壓采樣電路的好壞直接關系控制的精度,尤其是對負電壓的采樣,例如恒流源電路為實現輸出電流的穩定需使用精密電阻串在地線回路中來得到反映電流變化的采樣電壓,由于此電壓一般為較小的負壓,需通過一些例如反相放大的電路來得到所需的電壓,此類控制電路所用的運放需用正負電源來供電,且采樣電壓的相關處理也需用到運放,以上這些處理較顯繁瑣,導致結構變得復雜,成本變高。
實用新型內容
本實用新型的目的在于提供一種電路結構簡單的負電壓采樣電路,以解決上述背景技術中提出的問題。
為實現上述目的,本實用新型提供如下技術方案:
一種負電壓采樣電路,包括芯片U1、電阻R1、電阻R2、三極管Q1、三極管Q1、運放U2和電容C1,所述芯片U1引腳1分別連接電阻R2和三極管Q2集電極,三極管Q2發射極分別連接電阻R8、電位器R10一端和電容C2并接地,電容C2另一端分別連接芯片U1引腳4和三極管Q1基極,所述電阻R8另一端連接芯片U1引腳2,所述電位器R10另一端連接三極管Q1發射極,電位器R10滑片連接芯片U1引腳3,所述三極管Q1集電極連接電阻R1,電阻R1另一端分別連接電阻R2、芯片U1引腳8、電阻R4和電阻R5,芯片U1引腳7連接電源VCC,芯片U1引腳6連接輸出端OUT,芯片U1引腳5接地,所述電阻R4另一端分別連接接地電阻R3、電阻R11和運放U2同相端,運放U2同相端反相端分別連接電阻R5另一端、電阻R6和電阻R7,電阻R6另一端連接負電壓輸入端,所述電阻R7另一端連接電容C1,電容C1另一端分別連接電阻R11另一端、運放U2輸出端和電阻R9,電阻R9另一端連接三極管Q2基極。
作為本實用新型進一步的方案:所述芯片U1型號為UC1845。
作為本實用新型再進一步的方案:所述運放U2型號為LM741J。
與現有技術相比,本實用新型的有益效果是:本實用新型選用芯片UC1845,負電壓采用通過利用UC1845引腳8的上拉來得到正的電壓,與基準電壓通過反饋運放U2進行比較,比較得到的電壓使UC1845引腳1的電壓發生變化,繼而使UC1845引腳6的輸出脈沖發生變化,從而完成對負電壓的采樣,電路結構簡單,非常適合推廣使用。
附圖說明
圖1為負電壓采樣電路的電路圖。
具體實施方式
下面將結合本實用新型實施例中的附圖,對本實用新型實施例中的技術方案進行清楚、完整地描述,顯然,所描述的實施例僅僅是本實用新型一部分實施例,而不是全部的實施例?;诒緦嵱眯滦椭械膶嵤├绢I域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例,都屬于本實用新型保護的范圍。
請參閱圖1,本實用新型實施例中,一種負電壓采樣電路,包括芯片U1、電阻R1、電阻R2、三極管Q1、三極管Q1、運放U2和電容C1,芯片U1引腳1分別連接電阻R2和三極管Q2集電極,三極管Q2發射極分別連接電阻R8、電位器R10一端和電容C2并接地,電容C2另一端分別連接芯片U1引腳4和三極管Q1基極,電阻R8另一端連接芯片U1引腳2,電位器R10另一端連接三極管Q1發射極,電位器R10滑片連接芯片U1引腳3,三極管Q1集電極連接電阻R1,電阻R1另一端分別連接電阻R2、芯片U1引腳8、電阻R4和電阻R5,芯片U1引腳7連接電源VCC,芯片U1引腳6連接輸出端OUT,芯片U1引腳5接地,電阻R4另一端分別連接接地電阻R3、電阻R11和運放U2同相端,運放U2同相端反相端分別連接電阻R5另一端、電阻R6和電阻R7,電阻R6另一端連接負電壓輸入端,電阻R7另一端連接電容C1,電容C1另一端分別連接電阻R11另一端、運放U2輸出端和電阻R9,電阻R9另一端連接三極管Q2基極。
芯片U1型號為UC1845。
運放U2型號為LM741J。
本實用新型的工作原理是:請參閱圖1,當負電壓輸入端電壓減小,即輸出負載減小,輸出電流增大時,運放U2反相端的電位升高,與運放U2同相端的基準電壓進行比較后,運放U2輸出端的電位降低,致使芯片U1引腳1電壓增大,即芯片U1引腳6的輸出脈沖的脈寬增大。
當負電壓輸入端電壓增大,即輸出負載增大,輸出電流減小時,運放U2反相端的電位降低,與運放U2同相端的基準電壓進行比較后,運放U2輸出端的電位升高,致使U1引腳1電壓減小,即U1引腳6的輸出脈沖的脈寬減小。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于林敏,未經林敏許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201520367088.0/2.html,轉載請聲明來源鉆瓜專利網。





