[實用新型]降低電磁干擾裝置

有效

• 申請號: 201520303422.6
• 申請日: 2015-05-08
• 公開（公告）號: CN204559389U
• 公開（公告）日: 2015-08-12
• 發明（設計）人: 王文建
• 申請（專利權）人: 杭州寬福科技有限公司
• 主分類號: H02M1/44
• 分類號: H02M1/44
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本實用新型涉及電磁干擾技術，尤其涉及到在開關狀態時的電磁干擾調節裝置。

背景技術

在開關電源系統中，功率管和同步管的導通時會引起高電壓的過沖電壓，過沖電壓會產生系統的電磁干擾，為此設置了降低電磁干擾的調節裝置。

發明內容

本實用新型旨在解決現有技術的不足，提供一種降低在驅動功率管和同步管時的電磁干擾裝置。

降低電磁干擾裝置，包括誤差放大器、脈寬調制電路、第一PMOS管、第一NMOS管、第一電容、第二PMOS管、第二NMOS管、第二電容、功率管、同步管、儲能電感、濾波電容、第一電阻和第二電阻：

所述誤差放大器是對經過所述第一電阻和所述第二電阻分壓產生的反饋電壓和基準電壓VREF的差值進行放大；

所述脈寬調制電路是根據所述誤差放大器產生出的電壓的大小產生出脈寬調制信號；

所述第一PMOS管和所述第一NMOS管接成反相器驅動所述功率管；

所述第二PMOS管和所述第二NMOS管接成反相器驅動所述同步管；

所述第一電容是為了減小當所述第一PMOS管導通時電源VCC通過所述第一PMOS管的源漏之間對所述功率管柵極的沖擊，有所述第一電容的存在，會使得所述功率管的柵極電壓會慢慢上升，這樣就不會對所述功率管的柵極造成損壞；

所述第二電容是為了減小當所述第二PMOS管導通時電源VCC通過所述第二PMOS管的源漏之間對所述同步管柵極的沖擊，有所述第二電容的存在，會使得所述同步管的柵極電壓會慢慢上升，這樣就不會對所述同步管的柵極進行損壞；

所述功率管是對所述儲能電感進行儲能，并輸出電流；

所述同步管是為了所述儲能電感111續流；

所述儲能電感是對所述功率管流過的電流進行儲能，對所述同步管流過的電流進行續流；

所述濾波電容對所述儲能電感輸出的電壓進行濾波產生直流電壓；

所述第一電阻和所述第二電阻組成分壓反饋電阻是對輸出電壓進行分壓反饋給所述誤差放大器；

所述誤差放大器的負輸入端接所述第一電阻的一端和所述第二電阻的一端，正輸入端接基準電壓VREF，輸出端接所述脈寬調制電路；

所述脈寬調制電路輸入端接所述誤差放大器的輸出端，一輸出端接所述第一PMOS管的柵極和所述第一NMOS管的柵極，另一輸出端接所述第二PMOS管的柵極和所述第二NMOS管的柵極；

所述第一PMOS管和所述第一NMOS管接成反相器的輸入端接所述脈寬調制電路的一輸出端，輸出端接所述第一電容的一端和所述功率管的柵極；

所述第二PMOS管和所述第二NMOS管接成反相器的輸入端接所述脈寬調制電路的另一輸出端，輸出端接所述第二電容的一端和所述同步管的柵極；

所述功率管的柵極接所述第一PMOS管和所述第一NMOS管接成反相器的輸出端和所述第一電容的一端，源極接輸入電源VCC，漏極接所述第一電容的另一端和所述儲能電感的一端和所述同步管的漏極；

所述同步管的柵極接所述第二PMOS管和所述第二NMOS管接成反相器的輸出端和所述第二電容的一端，漏極接所述功率管的漏極和所述儲能電感的一端，源極和所述第二電容接在一起再接地；

所述儲能電感的一端接所述第一電容的一端和所述功率管的漏極和所述同步管的漏極，另一端為裝置的輸出端和所述濾波電容的一端和所述第一電阻的一端，所述濾波電容的另一端接地；

所述第一電阻的一端接裝置的輸出端和所述儲能電感的一端和所述濾波電容的一端，另一端接所述第二電阻的一端和所述誤差放大器的負輸入端，所述第二電阻的另一端接地。

上電后，輸入電源VCC通過所述功率管向所述儲能電感輸出電流，輸出電壓VOUT經過所述第一電阻和所述第二電阻分壓得到的反饋電壓與基準電壓VREF經所述誤差放大器放大得到的誤差電壓信號決定所述脈寬調制電路輸出的脈沖的占空比，從而決定電感電流；反饋電壓的變化將通過所述誤差放大器引起驅動所述功率管信號占空比的變化，從而控制所述功率管的導通和截止時間以達到穩壓的目的。