[實用新型]基于FPGA的階乘計算實驗裝置

有效

• 申請號: 201520241003.4
• 申請日: 2015-04-20
• 公開（公告）號: CN204667691U
• 公開（公告）日: 2015-09-23
• 發明（設計）人: 黨學立;郭紅霞;張菁
• 申請（專利權）人: 榆林學院
• 主分類號: G09B19/02
• 分類號: G09B19/02
• 代理公司: 西安永生專利代理有限責任公司 61201
• 代理人: 申忠才

技術領域

本實用新型屬于階乘計算設備或裝置技術領域，具體涉及到基于FPGA的階乘計算實驗裝置。

背景技術

目前，學生實踐中經常用到的階乘計算實驗裝置存在以下不足：

1.電路復雜，連線較多，集成度不夠，控制不方便；

2.不具有多種通信接口及網絡連接和管理能力；

3.階乘計算的實現方式是由軟件程序實現；

4.不能鍛煉學生綜合分析、解決問題的能力。

發明內容

本實用新型所要解決的技術問題在于克服上述的階乘計算實驗裝置的不足，提供一種電路簡單、集成度高、外圍元件少、設計合理的基于FPGA的階乘計算實驗裝置。

解決上述技術問題所采用的技術方案是:它具有對系統進行控制的控制電路；通信電路，該電路與控制電路相連；顯示電路，該電路與控制電路相連。

控制電路為：集成電路U5的R5腳、P5腳、N5腳、N6腳、P6腳、R6腳、R7腳、P7腳、T8腳、M8腳接通信電路，集成電路U5的P10腳、R11腳、N11腳、N12腳、M9腳、M11腳、M12腳、P12腳、R12腳、T13腳接顯示電路，集成電路U5的G1腳接晶振Y1的4腳，集成電路U5的H14腳、H15腳、J14腳、J15腳、J3腳、J2腳、K4腳、H2腳、J4腳、H4腳、H3腳、J13腳、K13腳接連接器J5的14腳～2腳，集成電路U5的T10腳、T7腳、K9腳、K7腳、J10腳、J8腳、H9腳、H7腳、G10腳、G8腳、A10腳、A7腳、H6腳、H11腳接1.5V電源，集成電路U5的C1腳、G6腳、P1腳、F10腳、F7腳、A3腳、A14腳、P16腳、C16腳、K11腳、T3腳、T14腳、L10腳、L7腳接3V電源，集成電路U5的J11腳、J12腳、J5腳、J6腳、J7腳、J9腳、K6腳、K8腳、K10腳、L6腳、L8腳、L11腳、T1腳、T5腳、T12腳、?T16腳、A1腳、A5腳、A12腳、A16腳、F6腳、F8腳、F9腳、F11腳、G7腳、G9腳、G11腳、H8腳、H10腳接地，連接器J5的1腳接地，晶振Y1的1腳接3V電源、3腳接地；集成電路U5的型號為EP1C6F256C7，晶振Y1的型號為JHY50M。

本實用新型采用集成電路U5作為FPGA芯片，由集成電路U5產生顯示控制邏輯和通信控制邏輯，驅動顯示電路和通信電路工作，該裝置電路簡單、集成度高、外圍元件少，可應用于實驗室階乘計算實驗裝置。

附圖說明

圖1是本實用新型的電氣原理方框圖。

圖2是圖1中控制電路和顯示電路的電子線路原理圖。

圖3是圖1中通信電路的電子線路原理圖。

具體實施方式

下面結合附圖和實施例對本實用新型作進一步詳細說明，但本實用新型不限于這些實施例。

實施例1

在圖1中，本實用新型的基于FPGA的階乘計算實驗裝置由控制電路、顯示電路、通信電路連接構成，顯示電路與控制電路相連，通信電路與控制電路相連。

在圖2中，本實施例的控制電路由集成電路U5、晶振Y1、連接器J5連接構成，集成電路U5的型號為EP1C6F256C7，晶振Y1的型號為JHY50M。集成電路U5的R5腳、P5腳、N5腳、N6腳、P6腳、R6腳、R7腳、P7腳、T8腳、M8腳接通信電路，集成電路U5的P10腳、R11腳、N11腳、N12腳、M9腳、M11腳、M12腳、P12腳、R12腳、T13腳接顯示電路，集成電路U5的G1腳接晶振Y1的4腳，集成電路U5的H14腳、H15腳、J14腳、J15腳、J3腳、J2腳、K4腳、H2腳、J4腳、H4腳、H3腳、J13腳、K13腳接連接器J5的14腳～2腳，集成電路U5的T10腳、T7腳、K9腳、K7腳、J10腳、J8腳、H9腳、H7腳、G10腳、G8腳、A10腳、A7腳、H6腳、H11腳接1.5V電源，集成電路U5的C1腳、G6腳、P1腳、F10腳、F7腳、A3腳、A14腳、P16腳、C16腳、K11腳、T3腳、T14腳、L10腳、L7腳接3V電源，集成電路U5的J11腳、J12腳、J5腳、J6腳、J7腳、J9腳、K6腳、K8腳、K10腳、L6腳、L8腳、L11腳、T1腳、T5腳、T12腳、T16腳、A1腳、A5腳、A12腳、A16腳、F6腳、F8腳、F9腳、F11腳、G7腳、G9腳、G11腳、H8腳、H10腳接地，?連接器J5的1腳接地，晶振Y1的1腳接3V電源、3腳接地。