[實用新型]差分放大器

有效

• 申請號: 201520234732.7
• 申請日: 2015-04-20
• 公開（公告）號: CN204615777U
• 公開（公告）日: 2015-09-02
• 發明（設計）人: 易坤;高繼;趙方麟;陳雪松
• 申請（專利權）人: 成都岷創科技有限公司
• 主分類號: H03F3/45
• 分類號: H03F3/45
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本實用新型涉及模擬集成電路領域，涉及一種差分放大器。

背景技術

隨著晶體管尺寸的減小，集成電路的規模和可靠性問題促使電源電壓降低。同時，隨著可移動設備的迅速發展和廣泛應用，低電壓、低功耗的電路也日益受到關注。低電源電壓對工藝和電路結構提出了更高的要求。

運算放大器是模擬集成電路設計中的基本單元，廣泛地應用于各種模擬和混合信號系統中。在CMOS工藝中，由于MOSFET的閾值電壓不可能降的太多，因此對低壓運算放大器的設計在在結構和性能上有很大的約束，軌到軌的電壓輸入(即輸入電壓包含從VDD到GND的整個電壓范圍)更是很難實現。襯底驅動技術為低電壓下的電路設計提供了一種重要方法，這種技術使阱和源極之間形成弱正偏，從而降低了閾值電壓的限制。

實用新型內容

本實用新型的目的在于是提供一種差分放大器，使運算放大器能夠在低電壓下工作，實現軌到軌的輸入和軌到軌的電壓輸出。

為解決上述技術問題，本實用新型的實施例提供技術方案如下：

本實用新型所述差分放大器，包括：差分輸入電路和差分至單端轉換電路；

所述差分輸入電路包括：第一PMOS管、第二PMOS管、第三PMOS管和第一NMOS管、第二NMOS管、第三NMOS管；所述第一PMOS管和第二PMOS管形成PMOS襯底差分輸入對，所述第一NMOS管和第二NMOS管形成NMOS襯底差分輸入對，第三PMOS管和第三NMOS管作為差分對負載；第一NMOS管和第一PMOS管的襯底接正端輸入信號，第二NMOS管和第二PMOS管的襯底接負端輸入信號；第一PMOS管和第二PMOS管的柵極接地、源端接第三PMOS管漏極，第三PMOS管的源極接電源、柵極接第一偏置電壓；第一NMOS管和第二NMOS管的柵極接電源、源端接第三NMOS管漏極，第三NMOS管的源極接地、柵極接第二偏置電壓；第一NMOS管、第二NMOS管和第一PMOS管、第二PMOS管的漏極作差分輸出；

所述差分至單端轉換電路，將所述差分輸入電路的輸出差分信號轉換為單端信號輸出。

具體的，所述差分至單端轉換電路包括：第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管和第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管；所述第四PMOS管、第五PMOS管的源和襯底接電源、柵極接第三偏置電壓；

第四PMOS管漏極接第六PMOS管源極和第一NMOS管漏極，第五PMOS管漏極接第七PMOS管源極和第二NMOS管漏極；第六PMOS管、第七PMOS襯底接第七偏置電壓、柵極接第四偏置電壓；

第六PMOS管漏極接第六NMOS管漏極，第七PMOS管漏極接第七NMOS管漏極；第六NMOS管、第七NMOS襯底接第八偏置電壓、柵極接第五偏置電壓；第六NMOS管源極接第四NMOS管漏極和第一PMOS管漏極，第七NMOS管源極接第五NMOS管漏極第二PMOS管漏極；第四NMOS管、第五NMOS管的襯底接到第六NMOS管漏端、柵極接第六偏置電壓、源極接地；第七NMOS管的漏極輸出單端信號。

與現有技術相比，本實用新型所述的差分放大器，具有以下的特點：

1.采用襯底驅動MOS管作為輸入差分對管，實現在低電壓下的軌到軌的輸入范圍；

2.采用襯底驅動電流鏡和共源共柵結構，在低電壓下實現運算放大器的高增益；

附圖說明

圖1是本實用新型所述的差分放大器一種具體實施方式的電路結構圖。

具體實施方式

為使本實用新型的實施例要解決的技術問題、技術方案和優點更加清楚，下面將結合附圖及具體實施例進行詳細描述。

本實用新型所述差分放大器，包括差分輸入電路和差分至單端轉換電路，差分輸入電路接收正端輸入信號VINP和負端輸入信號VINN，并輸出差分信號，差分至單端轉換電路將差分信號轉換為單端信號，輸出驅動電路再進一步放大，實現軌到軌的輸出。

圖1為差分輸入電路和差分至單端轉換電路組成的電路。下面結合圖1描述本實用新型中的差分輸入電路和差分至單端轉換電路。