[實用新型]一種數字鎖相倍頻裝置

有效

• 申請號: 201520203351.2
• 申請日: 2015-04-07
• 公開（公告）號: CN204615807U
• 公開（公告）日: 2015-09-02
• 發明（設計）人: 詹志明
• 申請（專利權）人: 江漢大學
• 主分類號: H03L7/18
• 分類號: H03L7/18
• 代理公司: 北京三高永信知識產權代理有限責任公司 11138
• 代理人: 徐立

技術領域

本實用新型涉及電子技術領域，特別涉及一種數字鎖相倍頻裝置。

背景技術

數字鎖相倍頻技術主要通過鎖相環實現，鎖相環是一個負反饋系統，它通過將外部接收的參考信號與自身輸出的輸出信號的相位進行比較后，輸出一個用于調節和控制自身輸出的輸出信號的負反饋的信號，使整個系統達到穩定狀態。常用的電荷泵鎖相環倍頻的工作原理是鎖相環輸出端的VCO(Voltage?Controlled?Oscillator，壓控振蕩器)的輸出信號經過N分頻器后與參考信號經過R分頻器后同時輸入鑒相器中，鑒相器對兩個信號進行相位比較后輸出一個與兩個信號相位差相關的控制信號，該控制信號控制電荷泵輸出相應的電流，該電流經過低通環路濾波器后變成控制電壓，該控制電壓加到VCO的壓控端對VCO的輸出頻率進行控制，最終輸入鑒相器的參考信號的R分頻信號與VCO輸出的N分頻信號相位差保持恒定，即頻率相同，環路達到穩定狀態完成倍頻，其中倍頻倍數為N/Ra，a為任意正整數，稱倍頻次數。

在實現本實用新型的過程中，發明人發現現有技術至少存在以下問題：

采用前述數字鎖相倍頻技術對微波信號源進行鎖相倍頻時，實際應用中輸入鎖相環的微波信號(即接收的外部輸出的參考信號)的頻率在鎖相倍頻的過程中會發生微小的變化，從而引起倍頻結果不準確，影響了整機穩定度。

實用新型內容

為了解決現有技術的問題，本實用新型實施例提供了一種數字鎖相倍頻裝置，技術方案如下：

本實用新型實施例提供了一種數字鎖相倍頻裝置，所述裝置包括：鎖相環PLL、與所述PLL的輸入端相連的直接數字頻率合成器DDS和綜合模塊、與所述PLL的輸出端相連的功率控制模塊、與所述功率控制模塊的輸出端連接的物理系統、與所述物理系統的輸出端連接的微控制器MCU和與所述DDS的輸入端相連的信號輸出模塊，所述MCU的輸出端分別連接所述信號輸出模塊的輸入端、所述DDS的輸入端、所述功率控制模塊的輸入端和所述PLL的輸入端，所述信號輸出模塊的輸出端還與所述綜合模塊的輸入端連接。

優選地，所述信號輸出模塊為溫度補償壓控晶體振蕩器TCVCXO。

進一步地，所述PLL包括鑒相器、電荷泵、環路濾波器、壓控振蕩器VCO和分頻器，所述鑒相器的輸入端與所述DDS的輸出端連接，所述鑒相器的輸出端與所述電荷泵的輸入端連接，所述電荷泵的輸出端與所述環路濾波器的輸入端連接，所述環路濾波器的輸出端與所述VCO的輸出端連接，所述VCO的輸出端分別與所述分頻器的輸入端、所述功率控制模塊的輸入端連接，且所述分頻器的輸出端與所述鑒相器的輸入端連接。

進一步地，所述PLL還包括倍頻器，所述VCO的輸出端通過所述倍頻器與所述功率控制模塊的輸入端連接。

更進一步地，從所述DDS一側開始，所述倍頻器包括依次連接的相關脈沖產生模塊、一級濾波器、一級放大器、二級濾波器和二級放大器。

進一步地，所述PLL還包括混頻器，所述倍頻器的輸出端通過所述混頻器與所述功率控制模塊的輸入端連接，所述綜合模塊的輸出端與所述混頻器的輸入端連接。

更進一步地，從所述DDS一側開始，所述混頻器包括依次連接的合成匹配網絡、混合器和腔體濾波器。

可選地，所述物理系統包括鑒頻器。

進一步地，所述功率控制模塊為功率放大器。

可選地，所述MCU與所述功率控制模塊之間設有數字模擬轉換器DAC。

本實用新型實施例提供的技術方案的有益效果是：

通過在PLL進行鎖相倍頻之前加入DDS，使信號輸出模塊輸出的信號通過DDS模塊的合成后再輸入PLL，由于DDS模塊本身可以減小裝置步進，提高頻率分辨率，便于對信號的頻率進行微調，以保證輸入PLL中的信號頻率的準確性，從而有利于保證整機穩定度。

附圖說明

為了更清楚地說明本實用新型實施例中的技術方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本實用新型的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。

圖1是本實用新型實施例一提供的一種數字鎖相倍頻裝置結構示意圖；

圖2是本實用新型實施例一提供的PLL的結構示意圖；

圖3是本實用新型實施例一提供的倍頻器的結構示意圖；

圖4是本實用新型實施例一提供的混頻器的結構示意圖。

具體實施方式