[實用新型]基于i.MX53嵌入式微處理器的核心模塊

有效

• 申請號: 201520193113.8
• 申請日: 2015-04-01
• 公開（公告）號: CN204496356U
• 公開（公告）日: 2015-07-22
• 發明（設計）人: 劉金權
• 申請（專利權）人: 江蘇辰漢電子科技有限公司
• 主分類號: G06F1/16
• 分類號: G06F1/16
• 代理公司: 蘇州華博知識產權代理有限公司 32232
• 代理人: 魏亮芳

技術領域

本實用新型涉及嵌入式微處理器控制領域，具體涉及一種基于i.MX53嵌入式微處理器的核心模塊。

背景技術

隨著科技的發展，信息化時代的來臨，嵌入式微處理器也面臨改革。嵌入式處理器的核心模塊是指：將微處理器或者微控制器硬件系統中最難設計的高速電路部分實現于一塊尺寸很小的電路板上，將微處理器或者電路板上其他芯片的功能接口引出到特定形式的接插件上，并提供相應的可開發的程序代碼。從而，產品生產商可以在此基礎之上做二次開發，通過開發系統的接口編寫應用程序，設計符合自己產品結構要求的底板，并且對硬件做測試調整和增減調整，設計出最終的完整產品。故借助核心模塊，可以降低開發難度，縮短開發時間，降低開發成本并有效的降低了最終產品的生產周期和難度。

然而現有階段的核心模塊配置簡單，集成度較低，接口通用性不夠，PCB板設計復雜，不利于迅速向最終產品過渡，增大了產品二次開發的難度，提高了最終產品生產的工藝成本，且開發周期長。

故一種結構簡單，集成度高，通用性好，可靠性高的基于i.MX53嵌入式微處理器的核心模塊亟待提出。

實用新型內容

為了解決上述技術問題，本實用新型提出了一種基于i.MX53嵌入式微處理器的核心模塊，結構簡單，集成度高，通用性好，可靠性高。

為了達到上述目的，本實用新型的技術方案如下：

一種基于i.MX53嵌入式微處理器的核心模塊，核心模塊設置于6層PCB板上，包括：i.MX53處理器芯片、PMIC電源管理芯片、DDR存儲器芯片和iNAND存儲器芯片以及接插件，PMIC電源管理芯片、DDR存儲器芯片、iNAND存儲器芯片以及接插件分別與i.MX53處理器芯片雙向連接。

本實用新型一種基于i.MX53嵌入式微處理器的核心模塊不同與傳統設置于8層PCB板的核心模塊，其設置于6層PCB板，在保證性能一致的前提下，有效降低了核心模塊的成本和提高了核心模塊的良品率。其次，本實用新型一種基于i.MX53嵌入式微處理器的核心模塊將i.MX53處理器芯片、PMIC電源管理芯片、DDR存儲器芯片和iNAND存儲器芯片以及接插件結合起來，i.MX53處理器芯片是飛思卡爾半導體公司推出的基于ARM構架的嵌入式微處理器，DDR存儲器芯片通過DDR數據地址總線與i.MX53處理器芯片相連。iNAND存儲器芯片是eMMC4.4閃存的類型，通過SDIO接口與i.MX53處理器芯片相連，iNAND存儲器芯片用來存儲在i.MX53處理器芯片上運行的操作系統和應用程序，iNAND存儲器芯片屬于不揮發性內存，掉電后能保存數據，并且容量大，應用范圍廣，采購成本低。PMIC電源管理芯片給i.MX53處理器芯片、DDR存儲器芯片，iNAND存儲器芯片提供工作所需的電源。統一的接插件可以有效將i.MX53處理器芯片所有的功能接口引出，便于二次開發。

本實用新型的工作流程如下：

核心模塊上電后，PMIC電源管理芯片產生電壓，PMIC給i.MX53微處理器芯片、DDR存儲器芯片，iNAND存儲器芯片提供工作所需的電壓，i.MX53微處理器芯片將iNAND存儲器芯片中的程序拷貝到DDR存儲器芯片中，i.MX53微處理器芯片讀取DDR存儲器芯片中的內容后就開始執行其中的指令，如：當要把i.MX53微處理器芯片的一個引腳的電平拉高，會執行一個“GPIO＝1”的指令。核心模塊開始正常工作。

其中：核心模塊還可以通過外部工具向iNAND存儲器芯片中灌入用戶數據，比如：用戶編譯的操作系統。

本實用新型結構簡單、成本低、配置高、集成度高、通用性好、可靠性高，適用于室內科研實驗室，用于教學，汽車的中央控制系統或智能醫療器械的中央控制系統的產品開發等領域。

在上述技術方案的基礎上，還可做如下改進：

作為優選的方案，多片DDR存儲器芯片平均設置于PCB板的正面和反面。

采用上述優選的方案，設置在PCB板正面和反面的DDR存儲器芯片，可以有效提高核心模塊的抗干擾能力，保證在800MHz的高頻率下信號可以通信正常。

作為優選的方案，iNAND存儲器芯片為1G存儲容量空間的存儲器芯片。

采用上述優選的方案，配置更高端，實用性更強。

作為優選的方案，DDR存儲器芯片為1G存儲容量空間的存儲器芯片。

采用上述優選的方案，配置更高端，實用性更強。

作為優選的方案，接插件為塑料排座。