[實(shí)用新型]一種基于Linux系統(tǒng)的多接口多協(xié)議的智能網(wǎng)關(guān)

有效

• 申請(qǐng)?zhí)枺?/td>: 201520190765.6
• 申請(qǐng)日: 2015-03-31
• 公開(kāi)（公告）號(hào): CN204442413U
• 公開(kāi)（公告）日: 2015-07-01
• 發(fā)明（設(shè)計(jì)）人: 李健
• 申請(qǐng)（專利權(quán)）人: 合肥伊科耐軟件有限公司
• 主分類號(hào): H04L12/66
• 分類號(hào): H04L12/66
• 代理公司: 暫無(wú)信息
• 代理人: 暫無(wú)信息

1.一種基于Linux系統(tǒng)的多接口多協(xié)議的智能網(wǎng)關(guān)，其特征在于：包括Linux主控系統(tǒng)電路、EIB總線電路、RS485通訊端口電路、RS232通訊端口電路、BACnet端口、KNX端口、DALI端口、DMX512端口、m-bus端口、1-10V端口、干接點(diǎn)接口、TCP/IP端口，所述的EIB總線電路、RS485通訊端口電路、RS232通訊端口電路、BACnet端口、KNX端口、DALI端口、DMX512端口、m-bus端口、1-10V端口、干接點(diǎn)接口、TCP/IP端口均與Linux主控系統(tǒng)電路連接。

2.根據(jù)權(quán)利要求1所述的一種基于Linux系統(tǒng)的多接口多協(xié)議的智能網(wǎng)關(guān)，其特征在于：所述的Linux主控系統(tǒng)電路包括有包括處理器U50，以及電容C50、電容C51、電阻R50、電阻R51、電阻R52、電阻R53，處理器U50共用120個(gè)引腳，處理器U50的第1引腳連接J30的第2引腳，處理器U50的第2引腳連接J30的第1引腳，U50的第4引腳連接到J30的第6引腳，處理器U50的第5引腳連接到J30的第3引腳，U50的第6和第7引腳連接到J30的第11和第10引腳，處理器U50的第30引腳連接電源3.3v同時(shí)連接電容C50的正端和電容C51的一端，電容C50的負(fù)端和電容C51的一端同時(shí)連接信號(hào)地，處理器U50的第62和第63引腳分別連接到U10的第4和第引腳，處理器U50的第70和第71引腳分別連接U11的第4和第1引腳，處理器U50的第72和73引腳分別連接U40的第27和28引腳，處理器U50的第87引腳連接電池電路R9的一端，處理器U50的88腳同時(shí)連接電阻R52和電阻R53的一端，電阻R52連接3.3V電源，電阻R52的另一端接地，處理器U50的第37、61、86、98、115腳和信號(hào)地連接，處理器U50的第31腳連接3.3V電源。

3.根據(jù)權(quán)利要求1所述的一種基于Linux系統(tǒng)的多接口多協(xié)議的智能網(wǎng)關(guān)，其特征在于：所述EIB總線電路包括處理器U40，處理器U40的1腳和2腳接信號(hào)地，處理器U40連接電阻R40一端，電阻R40另一端連接二極管D40第2腳，二極管D40的第1腳連接到端子繼電器J40第2腳，處理器U40第4腳連接電容C42一端，電容C42的另一端連接二極管D40的第1腳，處理器U40的第5腳連接電容C44，處理器U40的第6腳連接二極管D2的2腳，處理器U40的第7腳連接電容C43，處理器U40的第8腳連接電容C43的另一端，處理器U40的第9腳連接電容C45正端，處理器U40的第10腳連接電容C46，電容C44、電容C45、電容C46的另一端連接地，處理器U40的第11腳連接電源3.3v，處理器U40的第17腳連接電感L40，處理器U40的第18腳連接地，處理器U40的第19腳連接電阻R43的一端，處理器U40的第20腳連接地，處理器U40的第27腳連電阻R42的一端，處理器U40的第28腳連接電阻R41的一端，處理器U40的第25和30腳連接電源3.3.V，處理器U40的第14、18、23、24、26、29、31、33、35引腳連接信號(hào)地。