[實用新型]一種植物工廠用大規模LED光源控制器

有效

• 申請號: 201520142686.8
• 申請日: 2015-03-13
• 公開（公告）號: CN204482088U
• 公開（公告）日: 2015-07-15
• 發明（設計）人: 周泓;代永輝;蔡宇
• 申請（專利權）人: 浙江大學
• 主分類號: H05B37/02
• 分類號: H05B37/02
• 代理公司: 杭州求是專利事務所有限公司 33200
• 代理人: 邱啟旺

1.一種植物工廠用大規模LED光源控制器，其特征在于，包括：處理器模塊、SD卡模塊、網絡控制器模塊、FPGA模塊、LCD模塊和紅外接收模塊；所述的SD卡模塊通過SDIO接口連接處理器模塊，網絡控制器模塊、FPGA模塊通過并行總線接口連接處理器模塊，LCD模塊、紅外接收模塊通過GPIO接口連接處理器模塊；

所述處理器模塊由電阻R1、電容C1、按鍵S1、排針P2、復位芯片U1、處理器核心板P1組成；電阻R1的一端接復位芯片U1的復位管腳，電阻R1的另一端接處理器核心板P1的復位管腳，電容C1的一端接+3.3V電源，按鍵S1的一端接復位芯片U1的控制管腳，排針P2的第二管腳接處理器核心板P1的啟動管腳，電容C1的另一端、按鍵S1的另一端、排針P2的第三管腳和復位芯片U1的接地管腳均接地；位芯片U1的電源管腳接+3.3V電源；

????所述SD卡模塊由9個電阻R2-R15、SD卡槽SD1組成；電阻R2的一端分別接SD卡槽SD1的數據1管腳和處理器核心板P1的數據1管腳，電阻R3的一端分別接SD卡槽SD1的數據0管腳和處理器核心板P1的數據0管腳，電阻R4的一端分別接SD卡槽SD1的時鐘管腳和處理器核心板P1的時鐘管腳，電阻R5的一端分別接SD卡槽SD1的命令管腳和處理器核心板P1的命令管腳，電阻R6的一端分別接SD卡槽SD1的數據3管腳和處理器核心板P1的數據3管腳，電阻R7的一端分別接SD卡槽SD1的數據2管腳和處理器核心板P1的數據2管腳，電阻R8的一端分別接SD卡槽SD1的探測管腳和處理器核心板P1的探測管腳，電阻R9的一端與電阻R10的一端相接后接入SD卡槽SD1的寫保護管腳，電阻R10的另一端接處理器核心板P1的寫保護管腳，電阻R2-R9的另一端均接+3.3V電源；SD卡槽SD1的四個外接引腳和接地引腳均接地；

????所述網絡控制器模塊由5個電阻R11-R15、9個電容C2-C10、2個排阻PZ1-PZ2、晶振Y1、RJ45接口CN1、網絡芯片U2組成；電阻R11的一端接網絡芯片U2的帶隙管腳，電阻R12的一端接RJ45接口CN1的綠色LED1正極管腳，電阻R13的一端接RJ45接口CN1的黃色LED1正極管腳，電阻R14的一端接RJ45接口CN1的綠色LED2正極管腳，電阻R15的一端接RJ45接口CN1的黃色LED2正極管腳，電阻R12-R15的另一端均接+3.3V電源，電容C2的一端接網絡芯片U2的參考電壓管腳，電容C3的一端與晶振Y1的一端相接后接入網絡芯片U2的晶振輸入管腳，電容C4的一端與晶振Y1的另一端相接后接入網絡芯片U2的晶振輸出管腳，電容C3和電容C4的另一端均接地，電容C5的一端接排阻PZ1的管腳5和管腳6，電容C6的一端接排阻PZ1的管腳7和管腳8，電容C7和電容C8的一端均接模擬+1.8V電源，電容C9的一端接排阻PZ2的管腳5和管腳6，電容C10的一端接排阻PZ2的管腳7和管腳8，電阻R11的另一端、電容C2、C5-C10的另一端均接模擬地；排阻PZ1的管腳4與RJ45接口CN1的接收管腳相連后接入網絡芯片U2的第一接收管腳，排阻PZ1的管腳3與RJ45接口CN1的第二接收管腳相連后接入網絡芯片U2的第二接收管腳，排阻PZ1的管腳2與RJ45接口CN1的第一發送管腳相連后接入網絡芯片U2的第一發送管腳，排阻PZ1的管腳1與RJ45接口CN1的第二發送管腳相連后接入網絡芯片U2的第二發送管腳；排阻PZ2的管腳4與RJ45接口CN1的第三接收管腳相連后接入網絡芯片U2的第三接收管腳，排阻PZ2的管腳3與RJ45接口CN1的第四接收管腳相連后接入網絡芯片U2的第四接收管腳，排阻PZ2的管腳2與RJ45接口CN1的第三發送管腳相連后接入網絡芯片U2的第三發送管腳，排阻PZ2的管腳1與RJ45接口CN1的第四發送管腳相連后接入網絡芯片U2的第四發送管腳；網絡芯片U2的數據管腳分別接入處理器核心板P1的數據管腳，網絡芯片U2的地址管腳分別接入處理器核心板P1的地址管腳；

????所述FPGA模塊由5個電阻R16-R20、電容C11、有源晶振Y2、JTAG插槽CN2、排針P3、FPGA芯片U3組成；有源晶振Y2時鐘輸出管腳接FPGA芯片U3的差分時鐘輸入管腳；電阻R16的一端接FPGA芯片U3的配置完成管腳，電阻R17的一端接FPGA芯片U3的狀態管腳，電阻R16和電阻R17的另一端、電容C11的一端、有源晶振Y2的電源管腳均接+3.3V電源，電阻R18的一端與JTAG插槽CN2的時鐘管腳相連后接入FPGA芯片U3的時鐘管腳，電阻R19的一端與JTAG插槽CN2的模式管腳相連后接入FPGA芯片U3的模式管腳，電阻R20的一端與JTAG插槽CN2的數據輸入管腳相連后接入FPGA芯片U3的數據輸入管腳，電阻R19和電阻R20的另一端均接+2.5V電源，電阻R18的另一端、電容C11的另一端、有源晶振Y2的接地管腳均接地；FPGA芯片U3的地址管腳分別接入處理器核心板P1的地址管腳，FPGA芯片U3的數據管腳分別接入處理器核心板P1的數據管腳，FPGA芯片U3的8路LED輸出管腳分別接排針P3的輸入管腳；

所述LCD模塊由2個電阻R21、電阻R22、LCD?J1組成；電阻R21的一端與電阻R22的一端相連后接入LCD?J1的驅動電壓管腳，電阻R21的另一端、LCD?J1的電源管腳和背光電源正極管腳均接+3.3V電源，電阻R22的另一端、LCD?J1的接地管腳和背光電源負極管腳均接地；LCD?J1的控制管腳分別接處理器核心板P1的控制管腳，LCD?J1的數據管腳分別接處理器核心板P1的液晶數據管腳；

所述紅外接收模塊由電阻R23、電阻R24、電容C12、紅外接收頭U4組成；電阻R23的一端與電容C12的正極相連后接入紅外接收頭U4的電源管腳，電阻R24的一端分別接紅外接收頭U4的信號輸出管腳和處理器核心板P1的中斷管腳，電阻R23和電阻R24的另一端均接+3.3V電源，電容C12的負極、紅外接收頭U4的接地管腳均接地。