[實用新型]一種新型低壓上電復位電路

有效

• 申請號: 201520114145.4
• 申請日: 2015-02-17
• 公開（公告）號: CN204465489U
• 公開（公告）日: 2015-07-08
• 發明（設計）人: 劉海清;王倩;劉瑞池
• 申請（專利權）人: 劉海清
• 主分類號: H03K17/22
• 分類號: H03K17/22;H03K17/687
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本實用新型涉及集成電路技術領域，尤其是一種新型低壓上電復位電路。

背景技術

在電子系統上電時，電源通常需要經過比較長的時間才能達到穩定狀態。在這個過程中，數字集成電路或數模混合集成電路中的寄存器、控制器等單元的狀態是不確定的，這可能會導致芯片不能正常工作。因此需要一種電路在電源上電時對那些不確定的狀態進行初始化，我們通常使用上電復位(POR)電路來實現這種功能。然而，隨著集成電路工藝的進步，芯片的工作電壓越來越低，對POR的性能要求也更高。

目前大多使用的有片上集成POR電路，其檢測電壓由NMOS管和PMOS管的閥值電壓決定，當電源電壓高于檢測電壓時，電流鏡對電容充電，當充電電壓高于觸發器閥值時電路復位，這種電壓電路的缺點是在電源電壓低于閥值電壓時，電路也有充電電流存在，會減小電路的延遲時間；其次，管子的閥值電壓受工藝、溫度影響較大，再計入電源電壓的影響，這種電路延遲時間的離散度會非常大。雖然也有主流使用的由帶隙基準電壓做參考電壓的POR電路，其檢測電壓值很精確，同時其延遲時間受工藝、溫度、電壓的影響也較小，但是在集成電路的器件特征尺寸越來越小、電源電壓甚至低于帶隙基準的時候，這種結構顯然不利于片上集成。因此，傳統的POR電路越來越難以滿足如今的需求。

實用新型內容

針對上述現有技術中存在的不足，本實用新型的目的在于提供一種能大大提高對噪聲的免疫能力，同時增加了延遲時間并能適用于更小尺寸CMOS工藝的新型低壓上電復位電路。

為了實現上述目的，本實用新型采用如下技術方案：

一種新型低壓上電復位電路，它包括第一PMOS管、第二PMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九NMOS管、第十PMOS管、反相器、緩沖器以及施密特觸發器；

所述第一PMOS管的漏極連接所述第二PMOS管的柵極和第三NMOS管的漏極、源極連接所述第六PMOS管的源極并通過第一電阻連接所述第二PMOS管的源極、柵極連接所述第二PMOS管的源極和第六PMOS管的柵極；

所述第二PMOS管的漏極連接所述第四NMOS管的漏極和柵極；

所述第三NMOS管的漏極與源極之間連接有第二電阻、源極還連接所述第四NMOS管的源極和電源電壓、柵極連接所述第四NMOS管的柵極；

所述第四NMOS管的源極連接所述第五NMOS管的源極和電源電壓、柵極連接所述第五NMOS管的柵極；

所述第五NMOS管的源極連接所述第九NMOS管的源極、柵極連接所述第九NMOS管的柵極、漏極連接所述第六PMOS管的漏極和反相器的輸入端；

所述第六PMOS管的柵極連接所述第七PMOS管的柵極、源極連接所述第七PMOS管的源極；

所述第七PMOS管的漏極連接所述第八PMOS管的源極；

所述第八PMOS管的漏極連接所述反相器的輸入端、柵極連接所述反相器的輸出端和緩沖器的a端；

所述第九NMOS管的源極連接所述施密特觸發器的c端、漏極連接所述施密特觸發器的b端；

所述第十PMOS管的柵極連接所述緩沖器的b端和施密特觸發器的a端、漏極連接所述緩沖器的d端和第十PMOS管的源極、源極還連接所述施密特觸發器的d端；

所述緩沖器的a端連接反相器的輸出端、b端連接施密特觸發器的a端；

由于采用了上述方案，本實用新型具有電源上電和掉電檢測能力，對電源的上電速度和噪聲不敏感，故可通過使用遲滯比較器實現對電源噪聲的免疫，同時增加了延遲時間并能適用于更小尺寸CMOS工藝；與傳統POR電路相比，該電路工作電壓低、性能可靠、結構簡單。

附圖說明

圖1是本實用新型實施例的電路結構圖。

具體實施方式

以下結合附圖對本實用新型的實施例進行詳細說明，但是本實用新型可以由權利要求限定和覆蓋的多種不同方式實施。

如圖1所示，本實施例的一種新型低壓上電復位電路，它包括第一PMOS管M1、第二PMOS管M2、第三NMOS管M3、第四NMOS管M4、第五NMOS管M5、第六PMOS管M6、第七PMOS管M7、第八PMOS管M8、第九NMOS管M9、第十PMOS管M10、反相器INV、緩沖器BUF以及施密特觸發器T。