[實(shí)用新型]柵極驅(qū)動(dòng)電路、陣列基板、顯示裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 201520103312.5
• 申請(qǐng)日: 2015-02-12
• 公開(kāi)（公告）號(hào): CN204406960U
• 公開(kāi)（公告）日: 2015-06-17
• 發(fā)明（設(shè)計(jì)）人: 張?jiān)?/a>;韓承佑;鄭皓亮
• 申請(qǐng)（專(zhuān)利權(quán)）人: 京東方科技集團(tuán)股份有限公司
• 主分類(lèi)號(hào): G09G3/20
• 分類(lèi)號(hào): G09G3/20
• 代理公司: 北京天昊聯(lián)合知識(shí)產(chǎn)權(quán)代理有限公司 11112
• 代理人: 彭瑞欣;陳源

1.一種柵極驅(qū)動(dòng)電路，柵極驅(qū)動(dòng)電路包括至少一組時(shí)鐘信號(hào)線和級(jí)聯(lián)的多級(jí)移位寄存單元，每組時(shí)鐘信號(hào)線包括兩條所述時(shí)鐘信號(hào)線，多級(jí)所述移位寄存單元被劃分為至少一組，并且每組所述時(shí)鐘信號(hào)線對(duì)應(yīng)一組所述移位寄存單元，其特征在于，每組時(shí)鐘信號(hào)線中的一條時(shí)鐘信號(hào)線與該組時(shí)鐘信號(hào)線對(duì)應(yīng)的一組移位寄存單元中的最后一級(jí)移位寄存單元的復(fù)位信號(hào)輸入端相連，以在復(fù)位階段開(kāi)始時(shí)向一組移位寄存單元中的最后一級(jí)移位寄存單元的復(fù)位信號(hào)輸入端提供復(fù)位信號(hào)。

2.根據(jù)權(quán)利要求1所述的柵極驅(qū)動(dòng)電路，其特征在于，所述柵極驅(qū)動(dòng)電路包括偶數(shù)級(jí)移位寄存單元，所述柵極驅(qū)動(dòng)電路包括奇數(shù)組時(shí)鐘信號(hào)線和偶數(shù)組時(shí)鐘信號(hào)線，奇數(shù)組時(shí)鐘信號(hào)線包括第一奇數(shù)時(shí)鐘信號(hào)線和第二奇數(shù)時(shí)鐘信號(hào)線，偶數(shù)組時(shí)鐘信號(hào)線包括第一偶數(shù)時(shí)鐘信號(hào)線和第二偶數(shù)時(shí)鐘信號(hào)線，多級(jí)所述移位寄存單元被劃分為對(duì)應(yīng)于奇數(shù)行柵線的奇數(shù)組移位寄存單元和對(duì)應(yīng)于偶數(shù)行柵線的偶數(shù)組移位寄存單元，奇數(shù)組移位寄存單元的最后一級(jí)移位寄存單元用作奇數(shù)組復(fù)位單元，偶數(shù)組移位寄存單元的最后一級(jí)移位寄存單元用作偶數(shù)組復(fù)位單元，第一偶數(shù)時(shí)鐘信號(hào)線與所述奇數(shù)組復(fù)位單元的復(fù)位信號(hào)輸入端相連，第二奇數(shù)時(shí)鐘信號(hào)線與所述偶數(shù)組復(fù)位單元的復(fù)位信號(hào)輸入端相連，所述奇數(shù)組復(fù)位單元的輸出端與所述偶數(shù)組復(fù)位單元的輸入端相連，所述奇數(shù)組復(fù)位單元的輸出端與對(duì)應(yīng)于最后一行奇數(shù)行柵線的奇數(shù)組移位寄存單元的復(fù)位端相連，所述偶數(shù)組復(fù)位單元的輸出端與對(duì)應(yīng)于最后一行偶數(shù)行柵線的偶數(shù)組移位寄存單元的復(fù)位端相連。

3.根據(jù)權(quán)利要求1或2所述的柵極驅(qū)動(dòng)電路，其特征在于，所述移位寄存單元包括第一薄膜晶體管、第二薄膜晶體管、第三薄膜晶體管、第四薄膜晶體管、第五薄膜晶體管、第六薄膜晶體管、第七薄膜晶體管、第八薄膜晶體管、第九薄膜晶體管和存儲(chǔ)電容，所述第一薄膜晶體管的柵極和第一極與所述移位寄存單元的信號(hào)輸入端相連，所述第一薄膜晶體管的第二極與所述第二薄膜晶體管的第一極相連，所述第二薄膜晶體管的柵極與所述移位寄存單元的復(fù)位信號(hào)輸入端相連，所述第二薄膜晶體管的第二極與低電平輸入端相連，所述第三薄膜晶體管的第一極與第一時(shí)鐘信號(hào)輸入端相連，所述第三薄膜晶體管的柵極與所述第一薄膜晶體管的第二極相連，所述第三薄膜晶體管的第二極與所述移位寄存單元的輸出端相連，所述第四薄膜晶體管的第一極與第二時(shí)鐘信號(hào)輸入端相連，所述第四薄膜晶體管的第二極與所述第五薄膜晶體管的第一極相連，所述第四薄膜晶體管的柵極與所述第七薄膜晶體管的第二極相連，所述第五薄膜晶體管的柵極與所述第三薄膜晶體管的柵極相連，所述第五薄膜晶體管的第二極與所述低電平輸入端相連，所述第六薄膜晶體管的柵極與所述第五薄膜晶體管的柵極相連，所述第六薄膜晶體管的第一極與所述第四薄膜晶體管的柵極相連，所述第六薄膜晶體管的第二極與所述低電平輸入端相連，所述第七薄膜晶體管的柵極與所述第二時(shí)鐘信號(hào)輸入端相連，所述第七薄膜晶體管的第一極與該第七薄膜晶體管的柵極相連，所述第八薄膜晶體管的柵極與所述第九薄膜晶體管的柵極相連，且與所述第五薄膜晶體管的第一極相連，所述第八薄膜晶體管的第一極與所述第二薄膜晶體管的第一極相連，所述第八薄膜晶體管的第二極與所述低電平輸入端相連，所述第九薄膜晶體管的第一極與所述移位寄存單元的信號(hào)輸出端相連，所述第九薄膜晶體管的第二極與所述低電平輸入端相連，所述存儲(chǔ)電容的第一端與所述第三薄膜晶體管的柵極相連，所述存儲(chǔ)電容的第二端與所述移位寄存單元的信號(hào)輸出端相連。

4.根據(jù)權(quán)利要求3所述的柵極驅(qū)動(dòng)電路，其特征在于，所述移位寄存單元包括還包括第十薄膜晶體管，所述第十薄膜晶體管的第一極與所述第九薄膜晶體管的第一極相連，所述第十薄膜晶體管的第二極與所述第九薄膜晶體管的第二極相連，所述第十薄膜晶體管的柵極與所述復(fù)位信號(hào)輸入端相連。

5.一種陣列基板，所述陣列基板包括柵極驅(qū)動(dòng)電路，其特征在于，所述柵極驅(qū)動(dòng)電路為權(quán)利要求1至4中任意一項(xiàng)所述的柵極驅(qū)動(dòng)電路。

6.一種顯示裝置，所述顯示裝置包括陣列基板，其特征在于，所述陣列基板為權(quán)利要求5所述的陣列基板。