[實用新型]一種并聯(lián)結構的集成LED芯片

有效

• 申請?zhí)枺?/td>: 201520083607.0
• 申請日: 2015-02-06
• 公開（公告）號: CN204441283U
• 公開（公告）日: 2015-07-01
• 發(fā)明（設計）人: 李俊承;楊凱;白繼鋒;林鴻亮;王英;張園園;馬祥柱;張雙翔;張永
• 申請（專利權）人: 揚州乾照光電有限公司
• 主分類號: H01L25/075
• 分類號: H01L25/075;H01L33/62
• 代理公司: 揚州市錦江專利事務所 32106
• 代理人: 江平

技術領域

本實用新型涉及發(fā)光二極管制備技術，屬于半導體材料的封裝技術領域。

背景技術

目前對于多芯片的LED集成封裝，因其固有屬性，有其固有的缺陷，例如對于帶封裝的一個個獨立的LED芯片，要進行電性能的挑選，正向電壓差別不應超過0.1V，而反向的電壓則必須在10V以上；并且在制作時要特別注意防靜電，一旦個別芯片出現(xiàn)靜電問題，很有可能導致大面積失效。在接下來的固晶時，所有的LED芯片在縱向位置上需保持同樣的高度，在鋁基板上面挖槽的時候，槽的大小和深度，要根據(jù)芯片的多少和出光角度的大小來確定等等，封裝要求較高。所有的這些缺陷，使得下游客戶在封裝時，為了保持芯片均勻一致，以及成品的穩(wěn)定性，往往會付出極大的努力。這就提高了封裝難度，保持封裝后芯片的穩(wěn)定性也比較困難。

實用新型內容

針對現(xiàn)有技術上的缺陷，本實用新型目的是提出一種方便下游客戶在封裝的并聯(lián)結構的集成LED芯片。

本實用新型技術方案是：在同一藍寶石透明襯底上通過粘合層粘合有若干網(wǎng)格狀排列的芯粒，同一行的各個芯粒的P極相互電連接，并在各行芯粒的一端設置P焊線連接位點，同一列的各個芯粒的N極相互電連接，并在各列芯粒的一端設置N焊線連接位點。

本實用新型采用金屬互聯(lián)的方式，使分開的芯粒可以互相導通。P面金屬連接，同時起到P面電極作用，使每一行的芯粒橫向連接。N面電極使用金屬連接起來，使每一列的芯?？v向連接。那么用戶可以不需要每個芯粒都焊接電極，只在特定區(qū)域電極上面焊接，就能達到控制芯粒發(fā)光與否的一種芯片。使用時，如需要使集成LED芯片中的某一芯粒發(fā)光，只需要讓電流通過該芯粒所在的行和列上的P與N電極，就可以讓該芯粒發(fā)光。

本實用新型在芯片端即實現(xiàn)多芯粒的連接，使得下游客戶在封裝時，只需在特定電極上面打線即可。并且芯片均勻一致，可避免封裝時出現(xiàn)上述的問題，極大地降低了封裝難度，提高封裝后芯片的穩(wěn)定性。

附圖說明

圖1為本實用新型的一種平面視圖。

圖2為圖1的A-A向剖示圖。

圖3為本實用新型生產(chǎn)方法的工藝流程圖。

圖4為生產(chǎn)過程中取得半制品的一個示意圖。

圖5為生產(chǎn)過程中取得另一半制品的一個示意圖。

具體實施方式

具體制作方法，如圖3所示：

1、利用PECVD技術，在臨時襯底GaAs上制作的外延片上涂覆一層厚度為800～900nm的折射率為1.6的SiO₂。

2、在沉積SiO₂后，利用光刻膠掩膜技術，并且針對光刻膠的工藝，加長了曝光的時間，使得光刻膠可以充分的進行曝光，在顯影方面，使用4%的KOH溶液進行顯影，溫度控制在20～25℃之間，經(jīng)過1min的顯影，KOH溶液將光刻膠上面的圖形制作了出來，此時把帶有光刻膠的wafer進行沖水快排，經(jīng)過一段時間的沖水，水分子將光刻膠圖形內的KOH溶液分子置換出來，這樣做得目的是防止KOH溶液對SiO₂層的腐蝕，最后，使用HF溶液，將沒有光刻膠保護的地方的SiO₂蝕刻掉。這樣，就在SiO₂層上面制作出了有規(guī)律的圖形通孔。

3、在外延片的帶有通孔的SiO₂層上，采用電子束蒸鍍技術填充入金屬層：整個金屬層分為三層進行蒸鍍：第一蒸鍍層為Au，厚度大約為500埃；第二蒸鍍層為AuZn，厚度為1000埃；第三蒸鍍層為Au，厚度為5500～6000埃。這些金屬蒸鍍層分層分布于整個SiO₂層及其通孔中。

4、采用光刻掩膜技術，利用光刻膠在金屬層表面制作出分為若干行的P電極圖形形狀，然后使用I與KI混合液，對金屬進行蝕刻，最終得到P面電極連接圖形。這些金屬與之前沉積的SiO₂一起，構成全金屬反射鏡（ODR）層。

如圖4所示，由于反射層金屬本身是帶有圖形的，所以保證在同一行的芯粒被集成在一起，而相鄰行的芯?？梢詫崿F(xiàn)P面隔離，即在圖4中可見分成行排列的P1、P2、P3和P4行。

5、在全金屬反射鏡（ODR）層表面沉積一層厚度為2000埃的SiO₂后，450℃退火15min。使得P面形成歐姆接觸。然后再將SiO₂去除。