[實用新型]硬件二值化圖像處理電路結構及采用該電路結構的圖像處理模塊

有效

• 申請號: 201520037140.6
• 申請日: 2015-01-19
• 公開（公告）號: CN204331828U
• 公開（公告）日: 2015-05-13
• 發明（設計）人: 廖錦松
• 申請（專利權）人: 廖錦松
• 主分類號: G06T5/00
• 分類號: G06T5/00
• 代理公司: 廣州市越秀區海心聯合專利代理事務所(普通合伙) 44295
• 代理人: 羅振國

1.一種硬件二值化圖像處理電路結構，其特征在于，該電路結構主要包括閾值設定電路(1)、信號移位電路(2)、時鐘分頻電路(3)和信號鎖存電路(4)；所述閾值設定電路(1)的信號輸入端與外部的圖像采集電路的信號輸出端連接，所述閾值設定電路(1)的信號輸出端與信號移位電路(2)的信號輸入端連接；所述時鐘分頻電路(3)的信號輸出端分別與信號移位電路(2)的時鐘信號輸入管腳和信號鎖存電路(4)的鎖存允許控制管腳連接。

2.根據權利要求1所述的一種硬件二值化圖像處理電路結構，其特征在于，所述信號移位電路(2)由至少一個移位寄存器組成，所述移位寄存器為74HC164芯片。

3.根據權利要求1所述的一種硬件二值化圖像處理電路結構，其特征在于，所述時鐘分頻電路(3)由至少一個計數芯片組成，所述計數芯片為74LVC161芯片或74LVC163芯片或74LVC74雙D型觸發器。

4.根據權利要求1所述的一種硬件二值化圖像處理電路結構，其特征在于，所述信號鎖存電路(4)由至少一個數據存儲電路組成，所述數據存儲電路主要為SN74LVC573芯片。

5.根據權利要求1所述的一種硬件二值化圖像處理電路結構，其特征在于，所述電路結構還包括緩存電路(5)。

6.一種基于硬件二值化圖像處理電路結構的圖像處理模塊，包括電路板(6)，其特征在于，在電路板(6)上設有攝像頭圖像采集電路(7)，所述攝像頭圖像采集電路(7)連接有攝像頭(8)，所述攝像頭(8)設置在電路板(6)上；所述攝像頭圖像采集電路(7)的信號輸出端連接有圖像處理電路，該圖像處理電路主要包括閾值設定電路(1)、信號移位電路(2)、時鐘分頻電路(3)和信號鎖存電路(4)；所述閾值設定電路(1)的信號輸入端與外部的圖像采集電路的信號輸出端連接，所述閾值設定電路(1)的信號輸出端與信號移位電路(2)的信號輸入端連接；所述時鐘分頻電路(3)的信號輸出端分別與信號移位電路(2)的時鐘信號輸入管腳和信號鎖存電路(4)的鎖存允許控制管腳連接；所述信號鎖存電路(4)連接有輸出單元(9)，輸出單元(9)與外部設備連接。

7.根據權利要求6所述的基于硬件二值化圖像處理電路結構的圖像處理模塊，其特征在于，所述輸出單元(9)由設置在電路板(6)上的軟排線接口(9a)和直插排針接口(9b)組成；軟排線接口(9a)和直插排針接口(9b)分別與信號鎖存電路(4)連接。

8.根據權利要求6所述的基于硬件二值化圖像處理電路結構的圖像處理模塊，其特征在于，所述攝像頭圖像采集電路(7)主要由感光芯片(7a)、分別與感光芯片(7a)連接的濾波電路(7b)、復位電路(7c)、晶振電路(7d)、保護電路(7e)組成。

9.根據權利要求6所述的基于硬件二值化圖像處理電路結構的圖像處理模塊，其特征在于，所述信號移位電路(2)由至少一個移位寄存器組成，所述移位寄存器為74HC164芯片；所述時鐘分頻電路(3)由至少一個計數芯片組成，所述計數芯片為74LVC161芯片或74LVC163芯片或74LVC74雙D型觸發器；所述信號鎖存電路(4)由至少一個數據存儲電路組成，所述數據存儲電路主要為SN74LVC573芯片；所述電路結構還包括緩存電路(5)。