[實(shí)用新型]數(shù)據(jù)接收器、數(shù)據(jù)接收系統(tǒng)和數(shù)據(jù)傳輸系統(tǒng)

有效

• 申請(qǐng)?zhí)枺?/td>: 201520023308.8
• 申請(qǐng)日: 2015-01-14
• 公開(kāi)（公告）號(hào): CN204362064U
• 公開(kāi)（公告）日: 2015-05-27
• 發(fā)明（設(shè)計(jì)）人: 周玉鎮(zhèn);戴頡;李耿民;職春星
• 申請(qǐng)（專利權(quán)）人: 燦芯半導(dǎo)體（上海）有限公司
• 主分類號(hào): H04L1/00
• 分類號(hào): H04L1/00;H04L7/00
• 代理公司: 無(wú)錫互維知識(shí)產(chǎn)權(quán)代理有限公司 32236
• 代理人: 龐聰雅

【技術(shù)領(lǐng)域】

本實(shí)用新型涉及數(shù)據(jù)傳輸領(lǐng)域，特別涉及一種數(shù)據(jù)接收器、數(shù)據(jù)接收系統(tǒng)和數(shù)據(jù)傳輸系統(tǒng)。

【背景技術(shù)】

隨著電子行業(yè)技術(shù)的發(fā)展，特別是在傳輸接口的發(fā)展上，IEEE1284被USB(Universal?Serial?Bus)接口取代，PATA(Parallel?Advanced?Technology?Attachment)被SATA(Serial?Advanced?Technology?Attachment)取代，PCI(Peripheral?Component?Interconnect)被PCI-Express所取代，無(wú)一都證明了傳統(tǒng)并行接口的速度已經(jīng)達(dá)到一個(gè)瓶頸了，取而代之的是速度更快的串行接口，于是原本用于光纖通信的SerDes(SERDES是SERializer(串行器)/DESerializer(解串器)的簡(jiǎn)稱)技術(shù)成為了為高速串行接口的主流。串行接口主要應(yīng)用了差分信號(hào)傳輸技術(shù)，具有功耗低、抗干擾強(qiáng)，速度快的特點(diǎn)，理論上串行接口的最高傳輸速率可達(dá)到10Gbps以上。

圖1示出了現(xiàn)有的一種SerDes數(shù)據(jù)傳輸系統(tǒng)，其包括數(shù)據(jù)發(fā)射器100、時(shí)鐘產(chǎn)生器200、第一數(shù)據(jù)接收器310、第二數(shù)據(jù)接收器320、第三數(shù)據(jù)接收器330。每個(gè)數(shù)據(jù)接收器可以被稱為一個(gè)數(shù)據(jù)接收通道，因此該數(shù)據(jù)傳輸系統(tǒng)也可以被稱為多通道數(shù)據(jù)傳輸系統(tǒng)，多個(gè)通道接收到的數(shù)據(jù)之間需要相互同步。

所述時(shí)鐘產(chǎn)生器200產(chǎn)生參考時(shí)鐘信號(hào)ref_clk，并將該參考時(shí)鐘信號(hào)ref_clk提供給數(shù)據(jù)發(fā)射器100。所述數(shù)據(jù)發(fā)射器100中的鎖相環(huán)PLL根據(jù)該參考時(shí)鐘信號(hào)產(chǎn)生所述發(fā)送時(shí)鐘信號(hào)，并基于發(fā)送時(shí)鐘信號(hào)將待傳輸數(shù)據(jù)進(jìn)行調(diào)制后發(fā)出，發(fā)出的輸出傳輸信號(hào)RXP/N被提供給各個(gè)數(shù)據(jù)接收器，其中信號(hào)RXP/N_1被提供給第一數(shù)據(jù)接收器，信號(hào)RXP/N_2被提供給第二數(shù)據(jù)接收器，信號(hào)RXP/N_3被提供給第三數(shù)據(jù)接收器。該參考時(shí)鐘信號(hào)亦被作為恢復(fù)參考時(shí)鐘信號(hào)Rec_ref_clk被提供給各個(gè)數(shù)據(jù)接收器，其中Rec_ref_clk_1提供給數(shù)據(jù)接收器310，Rec_ref_clk_2提供給數(shù)據(jù)接收器320，Rec_ref_clk_3提供給數(shù)據(jù)接收器330。該參考時(shí)鐘信號(hào)ref_clk經(jīng)過(guò)延遲器的一定的延遲后被作為系統(tǒng)時(shí)鐘信號(hào)sys_clk被提供給各個(gè)數(shù)據(jù)接收器。

每個(gè)數(shù)據(jù)接收器包括數(shù)據(jù)接收單元SerDes?RX以及數(shù)據(jù)包同步電路。所述數(shù)據(jù)接收單元SerDes?RX基于接收到的恢復(fù)參考時(shí)鐘信號(hào)Rec_ref_clk產(chǎn)生多個(gè)采樣時(shí)鐘信號(hào)，利用所述多個(gè)采樣時(shí)鐘信號(hào)采樣由數(shù)據(jù)發(fā)射器100發(fā)過(guò)來(lái)的數(shù)據(jù)傳輸信號(hào)得到一系列串行的接收數(shù)據(jù)，并將所述串行的接收數(shù)據(jù)轉(zhuǎn)換為并行的接收數(shù)據(jù)。所述數(shù)據(jù)包同步電路基于所述系統(tǒng)時(shí)鐘信號(hào)并行的接收數(shù)據(jù)進(jìn)行數(shù)據(jù)包同步。

目前SerDes多通道數(shù)據(jù)同步通常靠數(shù)據(jù)緩沖器來(lái)實(shí)現(xiàn)。它通常利用傳輸數(shù)據(jù)中多余的同步信息來(lái)對(duì)齊各通道的數(shù)據(jù)傳輸。這種同步方式加大了數(shù)據(jù)傳輸?shù)难訒r(shí)，且增加了芯片或系統(tǒng)設(shè)計(jì)的復(fù)雜度，在一定程度上也減小了數(shù)據(jù)傳輸?shù)挠行俾省４送猓瑐鹘y(tǒng)的SerDes數(shù)據(jù)接收器的串并轉(zhuǎn)換的轉(zhuǎn)換時(shí)鐘是固定的，不能有效地通過(guò)干預(yù)數(shù)據(jù)傳輸?shù)难舆t。由于鎖相環(huán)PLL的時(shí)鐘和恢復(fù)的時(shí)鐘的變化是隨機(jī)的，所以每?jī)蓚€(gè)通道的數(shù)據(jù)時(shí)間差沒(méi)法得到保證。

如圖2所示，其示意出了圖1中的各個(gè)數(shù)據(jù)接收器的數(shù)據(jù)接收單元得到的串行數(shù)據(jù)和恢復(fù)時(shí)鐘信號(hào)Rec_clk的時(shí)序圖。如圖2所示的，第一數(shù)據(jù)接收器的數(shù)據(jù)接收單元得到的數(shù)據(jù)RX_data_1為0123，0123，……，而第二數(shù)據(jù)接收器的數(shù)據(jù)接收單元得到的數(shù)據(jù)RX_data_2為012，3012，3012，3012，……，而第三數(shù)據(jù)接收器的數(shù)據(jù)接收單元得到的數(shù)據(jù)RX_data_3為01，2301，2301，2301，……。第一數(shù)據(jù)接收器的數(shù)據(jù)接收單元得到的數(shù)據(jù)RX_data_1和第二數(shù)據(jù)接收器的數(shù)據(jù)接收單元得到的數(shù)據(jù)RX_data_2之間相差1位，第二數(shù)據(jù)接收器的數(shù)據(jù)接收單元得到的數(shù)據(jù)RX_data_2和第三數(shù)據(jù)接收器的數(shù)據(jù)接收單元得到的數(shù)據(jù)RX_data_3之間相差1位，第一數(shù)據(jù)接收器的數(shù)據(jù)接收單元得到的數(shù)據(jù)RX_data_1和第三數(shù)據(jù)接收器的數(shù)據(jù)接收單元得到的數(shù)據(jù)RX_data_3之間相差2位。

因此，有必要提供一種改進(jìn)的技術(shù)方案來(lái)克服上述問(wèn)題。

【本實(shí)用新型內(nèi)容】

本實(shí)用新型的目的之一在于提供一種數(shù)據(jù)接收器，其可以提高其接收到的數(shù)據(jù)與其它通道中接收到的數(shù)據(jù)同步性。