[實用新型]通信線材自動檢測裝置

有效

• 申請?zhí)枺?/td>: 201520015160.3
• 申請日: 2015-01-09
• 公開（公告）號: CN204291018U
• 公開（公告）日: 2015-04-22
• 發(fā)明（設(shè)計）人: 彭騫;付文明;趙勇;陳凱;沈亞非
• 申請（專利權(quán)）人: 武漢精測電子技術(shù)股份有限公司
• 主分類號: H04L12/26
• 分類號: H04L12/26
• 代理公司: 武漢開元知識產(chǎn)權(quán)代理有限公司 42104
• 代理人: 黃行軍;李滿

技術(shù)領(lǐng)域

本實用新型涉及信號線材檢測技術(shù)領(lǐng)域，具體涉及一種通信線材自動檢測裝置。

背景技術(shù)

隨著電子、通訊技術(shù)的高速發(fā)展，對通訊線材的傳輸速率、傳輸帶寬及誤碼率提出了越來越高的要求。同時，為了滿足數(shù)據(jù)的傳輸要求，很多電子通訊產(chǎn)品的信號線材的根數(shù)也十分龐雜，例如顯示模組的信號接口連接線材的根數(shù)多達上百根。因此，為了保證線材的準確連接及數(shù)據(jù)高質(zhì)量的傳輸，在電子、通訊產(chǎn)品的研發(fā)及生產(chǎn)階段有必要對線材的對應關(guān)系及傳輸質(zhì)量進行檢測。

目前檢測線材的方法主要有兩種：一種是采用人工的方法手動的使用萬用表對線材的通斷進行測試，這種測試方法存在易誤判、效率低、線材傳輸質(zhì)量無法判斷等缺點；另外一種是利用現(xiàn)有的測線儀對線材進行測量，但目前市面上的測線儀只能測試線材的對應關(guān)系，不能對線材的傳輸質(zhì)量進行測量。

實用新型內(nèi)容

本實用新型的目的在于提供一種通信線材自動檢測裝置，以解決當前人工手動測試通信線材效率低下及測線儀不具備傳輸質(zhì)量測試的缺陷。

為解決上述技術(shù)問題，本實用新型公開的通信線材自動檢測裝置，其特征在于：它包括上位機、以太網(wǎng)收發(fā)模塊、輸入緩存單元、處理器、輸出緩存單元、輸入輸出接口，其中，所述輸入輸出接口包括高速傳輸質(zhì)量測試信號接收接口和高速傳輸質(zhì)量測試信號輸出接口；

所述以太網(wǎng)收發(fā)模塊的第一通信接口連接上位機，以太網(wǎng)收發(fā)模塊的第二通信接口連接處理器的通信端，高速傳輸質(zhì)量測試信號接收接口通過輸入緩存單元連接處理器的高速傳輸質(zhì)量測試信號輸入端；

所述高速傳輸質(zhì)量測試信號輸出接口通過輸出緩存單元連接處理器的高速傳輸質(zhì)量測試信號輸出端。

所述輸入輸出接口還包括對應關(guān)系測試信號接收接口和對應關(guān)系測試信號輸出接口，所述對應關(guān)系測試信號接收接口連接處理器的對應關(guān)系測試信號輸入端，所述對應關(guān)系測試信號輸出接口連接處理器的對應關(guān)系測試信號輸出端。

所述輸入輸出接口還包括低速傳輸質(zhì)量測試信號接收接口和低速傳輸質(zhì)量測試信號輸出接口，所述低速傳輸質(zhì)量測試信號接收接口連接處理器的低速傳輸質(zhì)量測試信號輸入端，所述低速傳輸質(zhì)量測試信號輸出接口連接處理器的低速傳輸質(zhì)量測試信號輸出端。

本實用新型的有益效果：

1)本實用新型能兼容通訊線材進行的對應關(guān)系測試和傳輸質(zhì)量測試，并且同時支持線材的高速傳輸質(zhì)量、低速傳輸質(zhì)量、傳輸帶寬和誤碼率測試；

2)本實用新型能實現(xiàn)線材對應關(guān)系的快速自動識別，且能夠?qū)y試信息進行存檔，以方便日后進行傳輸質(zhì)量測試時的直接調(diào)用；

3)本實用新型集成了高速傳輸帶寬的動態(tài)配置功能：增加了1Gbps到6Gbps測試帶寬的動態(tài)配置，方便定位線材的最佳傳輸帶寬。

4)解決當前人工手動測試通信線材效率低下及測線儀不具備傳輸質(zhì)量測試的缺陷。

附圖說明

圖1本實用新型裝置的原理圖；

1—上位機、2—以太網(wǎng)收發(fā)模塊、3—輸入緩存單元、4—處理器、5—輸出緩存單元、6—輸入輸出接口、6.1—高速傳輸質(zhì)量測試信號接收接口、6.2—低速傳輸質(zhì)量測試信號接收接口、6.3—對應關(guān)系測試信號接收接口、6.4—對應關(guān)系測試信號輸出接口、6.5—低速傳輸質(zhì)量測試信號輸出接口、6.6—高速傳輸質(zhì)量測試信號輸出接口。

具體實施方式

以下結(jié)合附圖和具體實施例對本實用新型作進一步的詳細說明：

如圖1所示，通信線材自動檢測裝置，它包括上位機1、以太網(wǎng)收發(fā)模塊2、輸入緩存單元3、處理器4(FPGA處理器，F(xiàn)ield－Programmable?Gate?Array，即現(xiàn)場可編程門陣列)、輸出緩存單元5、輸入輸出接口6，其中，所述輸入輸出接口6包括高速傳輸質(zhì)量測試信號接收接口6.1和高速傳輸質(zhì)量測試信號輸出接口6.6；

所述以太網(wǎng)收發(fā)模塊2的第一通信接口連接上位機1，以太網(wǎng)收發(fā)模塊2的第二通信接口連接處理器4的通信端，高速傳輸質(zhì)量測試信號接收接口6.1通過輸入緩存單元3連接處理器4的高速傳輸質(zhì)量測試信號輸入端；

所述高速傳輸質(zhì)量測試信號輸出接口6.6通過輸出緩存單元5連接處理器4的高速傳輸質(zhì)量測試信號輸出端。

上述技術(shù)方案中，所述輸入輸出接口6還包括對應關(guān)系測試信號接收接口6.3和對應關(guān)系測試信號輸出接口6.4，所述對應關(guān)系測試信號接收接口6.3連接處理器4的對應關(guān)系測試信號輸入端，所述對應關(guān)系測試信號輸出接口6.4連接處理器4的對應關(guān)系測試信號輸出端。