[發(fā)明專利]一種適用于RFID閱讀器采樣時鐘的產(chǎn)生方法及系統(tǒng)

有效

• 申請?zhí)枺?/td>: 201511034261.6
• 申請日: 2015-12-31
• 公開（公告）號: CN105678203B
• 公開（公告）日: 2019-03-01
• 發(fā)明（設(shè)計）人: 胡建國;吳勁;林格;王德明;段志奎;孫杰
• 申請（專利權(quán)）人: 廣州中大微電子有限公司
• 主分類號: G06K7/10
• 分類號: G06K7/10
• 代理公司: 廣州嘉權(quán)專利商標(biāo)事務(wù)所有限公司 44205
• 代理人: 胡輝

1.一種適用于RFID閱讀器采樣時鐘的產(chǎn)生方法，其特征在于，包括以下步驟：

A、通過運算放大器對輸入信號和內(nèi)部基準(zhǔn)電壓信號進行比較，得到同步的I路時鐘信號；

B、根據(jù)I路時鐘信號，生成得到與其正交的Q路時鐘信號，并進而將兩者通過采樣時鐘產(chǎn)生電路處理，得到所需的采樣時鐘信號；

所述步驟B包括：

B1、將I路時鐘信號輸入至延時陣列中的多個延時單元中；

B2、通過延時控制器對多個延時單元進行控制，每經(jīng)過一個I時鐘，將延時控制器中計數(shù)器的數(shù)值送到譯碼器，并產(chǎn)生新的延遲陣列控制信號，使得Q時鐘的相位發(fā)生改變；

B3、當(dāng)延時控制器檢測到Q時鐘與I時鐘相位差達180度時，延時控制器取計數(shù)器中數(shù)值的一半作為最終的延遲陣列的延遲，并控制延時陣列產(chǎn)生Q時鐘，得到Q路時鐘信號；

B4、根據(jù)I路時鐘信號和Q路時鐘信號，結(jié)合復(fù)位信號，通過采樣時鐘產(chǎn)生電路處理得到采樣時鐘信號。

2.根據(jù)權(quán)利要求1所述的一種適用于RFID閱讀器采樣時鐘的產(chǎn)生方法，其特征在于：所述步驟B4中采樣時鐘信號的邏輯表達式為：

其中，CLK1和CLK2表示采樣時鐘信號，clkI表示I路時鐘信號，clkQ表示Q路時鐘信號，reset表示復(fù)位信號。

3.一種適用于RFID閱讀器采樣時鐘的產(chǎn)生系統(tǒng)，其特征在于：包括I路時鐘提取電路、Q路時鐘產(chǎn)生電路和采樣時鐘產(chǎn)生電路，所述I路時鐘提取電路的輸出端的I路時鐘信號分別輸出至Q路時鐘提取電路的輸入端和采樣時鐘產(chǎn)生電路的I路輸入端，所述Q路時鐘產(chǎn)生電路的輸出端的Q路時鐘信號輸出連接至采樣時鐘產(chǎn)生電路的Q路輸入端。

4.根據(jù)權(quán)利要求3所述的一種適用于RFID閱讀器采樣時鐘的產(chǎn)生系統(tǒng)，其特征在于：所述I路時鐘提取電路采用單級運算放大器，所述單級運算放大器的同相輸入端接入輸入信號，所述單級運算放大器的反相輸入端接入內(nèi)部基準(zhǔn)電壓信號，所述單級運算放大器的輸出端分別輸出至Q路時鐘提取電路的輸入端和采樣時鐘產(chǎn)生電路的I路輸入端。

5.根據(jù)權(quán)利要求3所述的一種適用于RFID閱讀器采樣時鐘的產(chǎn)生系統(tǒng)，其特征在于：所述Q路時鐘產(chǎn)生電路包括延時控制器和延時陣列，所述延時陣列包括多個延時單元，所述I路時鐘提取電路的輸出端分別連接至延時控制器的第一輸入端和多個延時單元的第一輸入端，各所述延時單元的輸出端連接至下一級延時單元的第二輸入端，最后一個延時單元的輸出端的Q路時鐘信號分別輸出連接至延時控制器的第二輸入端和采樣時鐘產(chǎn)生電路的Q路輸入端，所述延時控制器的多個控制輸出端分別一一與各延時單元的控制端連接，所述延時控制器的復(fù)位端接入復(fù)位信號。

6.根據(jù)權(quán)利要求5所述的一種適用于RFID閱讀器采樣時鐘的產(chǎn)生系統(tǒng)，其特征在于：所述延時單元包括二選一多路數(shù)據(jù)選擇器和反相器，所述二選一多路數(shù)據(jù)選擇器的一路輸入端連接至I路時鐘提取電路的輸出端，所述二選一多路數(shù)據(jù)選擇器的另一路輸入端連接至上一級延時單元的輸出端，所述二選一多路數(shù)據(jù)選擇器的控制端連接至延時控制器的控制輸出端，所述二選一多路數(shù)據(jù)選擇器的輸出端連接至反相器的輸入端，所述反相器的輸出端連接至下一級延時單元的第二輸入端，所述最后一個延時單元的反相器的輸出端分別連接至延時控制器的第二輸入端和采樣時鐘產(chǎn)生電路的Q路輸入端。

7.根據(jù)權(quán)利要求5所述的一種適用于RFID閱讀器采樣時鐘的產(chǎn)生系統(tǒng)，其特征在于：所述采樣時鐘產(chǎn)生電路包括第一與非門、第二與非門、第一或非門、第二或非門、第一反相器、第二反相器和第三反相器，所述復(fù)位信號通過第一非門后分別輸出連接至第一與非門的第一輸入端和第二與非門的第一輸入端，所述Q路時鐘信號輸出至第一與非門的第二輸入端，所述Q路時鐘信號通過第二反相器后輸出至第二與非門的第二輸入端，所述第一與非門的輸出端連接至第一或非門的第一輸入端，所述第二與非門的輸出端連接至第二或非門的第一輸入端，所述I路時鐘信號輸出連接至第一或非門的第二輸入端，所述I路時鐘信號通過第三反相器后輸出至第二或非門的第二輸入端，所述第一或非門輸出得到第二采樣時鐘信號，所述第二或非門輸出得到第一采樣時鐘信號。