[發明專利]基于微環諧振器的存儲互連光網絡架構及其通信方法

有效

• 申請號: 201511030629.1
• 申請日: 2015-12-31
• 公開（公告）號: CN105635861B
• 公開（公告）日: 2019-02-22
• 發明（設計）人: 顧華璽;王玥;王琨;楊銀堂;王康;齊世雄
• 申請（專利權）人: 西安電子科技大學
• 主分類號: H04Q11/00
• 分類號: H04Q11/00
• 代理公司: 西安通大專利代理有限責任公司 61200
• 代理人: 陸萬壽

一種基于微環諧振器的存儲互連光網絡架構及其通信方法，網絡架構包括自上而下依次設置的散熱層，第二光層，第一光層，激光層以及電層；電層上設置若干組處理器核以及存儲系統的Rank，光層上設置若干組光網絡；電層與光層通過TSV線連接。通信方法包括將發射光波分配到每個處理器核組，處理器核選擇相應通信波長；將需要發送的電信號轉換成光信號，使光波攜帶所要發送信息，經過光網絡傳輸發送到存儲系統端；光信號解調為電信號，傳輸到存儲系統的Rank中；響應信號返回時，耦合相應波長調制；處理器核端將光信號轉換為電信號，再發送到處理器核。本發明降低了網絡傳輸功耗，減少了訪存的總平均功耗。

技術領域

本發明屬于通信領域，具體為一種基于微環諧振器的存儲互連光網絡架構及其通信方法。

背景技術

存儲系統，用于存儲計算機中處理器核所使用的數據，包括存儲模塊和存儲控制器。

Rank，工作于鎖步模式的一組存儲模塊的集合。

存儲互連，包括處理器核與存儲系統通信的結構和機制。

現有存儲互連結構采用電總線互連方式，處理器核訪問存儲模塊需要通過片選總線、地址總線和數據總線分別傳輸相應電信號。存儲控制器與Rank之間也是通過電總線結構連接。這種連接方式可以滿足小型計算系統的需求，但隨著大型計算系統的出現，處理器核的數目增加，現有電總線存儲互連結構成為限制片上多核訪存通信性能的瓶頸，具體反映在：

首先，在存儲互連方面，由于處理器核與存儲系統之間是電總線全互連結構，每個處理器核都需要數目與存儲控制器數目相同的電互連線，當處理器核數量增加時，電互連線的數量也需要大量增加，且處理器核訪存過程功耗大。其次，在訪存時延方面，存儲控制器與Rank之間是電總線互連結構，同一時刻存儲控制器只能通過片選與一個Rank通信，完成一個處理器核訪問存儲系統的指令，處理器核訪問存儲系統的平均時延長。第三，在訪存并行性方面，當系統中的處理器核數量較多時，同一時刻只有一個處理器核可以訪問指定Rank，其他處理器核的訪存指令需要排隊等待，導致整個系統的訪存并行性差。

發明內容

本發明目的在于提供一種基于微環諧振器的存儲互連光網絡架構及其通信方法，針對解決電總線互連結構存儲系統訪問功耗大，多處理器核訪問存儲系統時延長，并行性差的問題。

為了實現上述目的，本發明基于微環諧振器的存儲互連光網絡架構采用的技術方案，包括自上而下依次設置的散熱層，第二光層，第一光層，激光層以及電層；

所述的電層上設置有若干組處理器核以及存儲系統的Rank，所述的第二光層和第一光層上均設置有若干組與處理器核位置對應的光網絡；所述的第二光層包括從存儲系統到核的光網絡，第一光層包括從核到存儲系統的光網絡；所述的電層，第二光層和第一光層上均設置有處理器核端TSV接入點，第二光層和第一光層上設置有存儲系統端TSV接入點；所述的電層分別與第二光層和第一光層通過TSV線連接。

所述電層上設有64個處理器核以及4個存儲系統的Rank，64個處理器核被分為16組，每組4個處理器核使用同一個光網絡與存儲系統的Rank通信，每個處理器核與處理器核端TSV接入點之間設置有輸入及輸出兩根數據線，通過TSV線對應連接第二光層和第一光層。

所述第二光層和第一光層上均設置有16個光網絡，所述16個光網絡被分4排，每排4個光網絡，且每個光網絡的位置與電層上每組處理器核對應。

所述第二光層每個光網絡的輸出端連接到處理器核端TSV接入點，每個光網絡輸入端連接到存儲系統端TSV接入點；所述第一光層每個光網絡的輸入端連接到處理器核端TSV接入點，每個光網絡輸出端連接到存儲系統端TSV接入點。