[發明專利]智能插座

有效

• 申請號: 201511009701.2
• 申請日: 2015-12-25
• 公開（公告）號: CN105514715B
• 公開（公告）日: 2018-06-08
• 發明（設計）人: 高戰
• 申請（專利權）人: 珠海市魅族科技有限公司
• 主分類號: H01R13/66
• 分類號: H01R13/66;H01R13/703;H01R13/713
• 代理公司: 深圳市瑞方達知識產權事務所(普通合伙) 44314
• 代理人: 林儉良;紀媛媛

1.一種智能插座，包括：

開關器件(40)，其連接在所述智能插座的火線輸入端與火線輸出端之間；

開關切換控制電路(30)，用于根據控制信號切換所述開關器件的導通/斷開狀態；

RF通信模塊(11)，用于接收來自用戶終端的無線控制指令；

微處理器(10)，用于根據所述無線控制指令向所述開關切換控制電路提供所述控制信號；

其特征在于，所述智能插座還包括：

狀態存儲電路(20)，其設置在所述開關切換控制電路與所述微處理器的輸出端之間，用于存儲當前開關器件的導通/斷開的設置，以在不斷電情況下當所述微處理器軟重啟時，根據所存儲的設置產生相應的輸出信號，使所述開關器件保持原狀態；且所述控制信號通過狀態存儲電路(20)傳送至開關切換控制電路(30)，從而在狀態存儲電路(20)中存入當前設置。

2.根據權利要求1所述的智能插座，其特征在于，所述狀態存儲電路包括鎖存器(U2)。

3.根據權利要求2所述的智能插座，其特征在于，

所述鎖存器(U2)設置有控制信號輸入端(D)、輸出使能信號輸入端(OE)、鎖存使能信號輸入端(LE)和控制信號輸出端(Q)；

所述微處理器的輸出端包括：

第一IO端，其與所述鎖存器的控制信號輸入端(D)連接；

第二IO端，其與所述鎖存器的輸出使能信號輸入端(OE)連接；

第三IO端，其與所述鎖存器的鎖存使能信號輸入端(LE)連接；

且，

所述鎖存器的控制信號輸出端(Q)與所述開關切換控制電路連接。

4.根據權利要求3所述的智能插座，其特征在于，所述鎖存器(U2)的輸出使能信號輸入端(OE)連接有第一下拉電阻(R17)、所述鎖存器的鎖存使能信號輸入端(LE)連接有第二下拉電阻(R16)。

5.根據權利要求4所述的智能插座，其特征在于，所述鎖存器(U2)的輸出使能信號輸入端(OE)、鎖存使能信號輸入端(LE)、控制信號輸入端(D)和控制信號輸出端(Q)的邏輯關系設置如下：

A、當輸出使能信號輸入端(OE)置低時：

鎖存使能信號輸入端(LE)置高，控制信號輸出端(Q)與控制信號輸入端(D)信號同步；

鎖存使能信號輸入端(LE)置低，控制信號輸出端(Q)與控制信號輸入端(D)無關，且保持原狀態；

B、當輸出使能信號輸入端(OE)置高時：

控制信號輸出端(Q)與控制信號輸入端(D)無關，且輸出高阻態。

6.根據權利要求5所述的智能插座，其特征在于，

所述微處理器正常工作時，第二IO端置低、第三IO端置高，相應地，鎖存器的輸出使能信號輸入端(OE)為低電平狀態、鎖存使能信號輸入端(LE)為高電平狀態；

所述微處理器軟重啟時，第二IO端置和第三IO端輸出狀態不確定，相應地，鎖存器的輸出使能信號輸入端(OE)為低電平狀態、鎖存使能信號輸入端(LE)為低電平狀態。

7.根據權利要求3至6中任一項所述的智能插座，其特征在于，所述開關器件(40)是繼電器，所述開關切換控制電路(30)是繼電器線圈供電控制電路(30’)。

8.根據權利要求7所述的智能插座，其特征在于，所述繼電器線圈供電控制電路(30’)包括NMOS晶體管(Q3)和PMOS晶體管(Q2)，其中，所述NMOS晶體管(Q3)的柵極與所述鎖存器的控制信號輸出端(Q)連接、漏極與所述PMOS晶體管(Q2)的柵極連接；所述PMOS晶體管(Q2)的源極連接直流電源輸入端(VDD)、漏極連接于繼電器線圈。

9.根據權利要求1所述的智能插座，其特征在于，所述RF通信模塊(11)與所述微處理器(10)連接、或者所述RF通信模塊(11)內置于所述微處理器(10)。

10.根據權利要求9所述的智能插座，其特征在于，所述微處理器是MCU(U1)，所述RF通信模塊是WiFi模塊、藍牙模塊、ZigBee模塊、或sub-1G模塊。