[發明專利]一種電網電壓同步算法SRF-PLL中的相位突跳變抑制方法及裝置

有效

• 申請號: 201510979647.8
• 申請日: 2015-12-23
• 公開（公告）號: CN105591647B
• 公開（公告）日: 2019-02-05
• 發明（設計）人: 文武松;張穎超;王璐;張瑞偉;詹天文;楊貴恒
• 申請（專利權）人: 中國人民解放軍重慶通信學院
• 主分類號: H03L7/08
• 分類號: H03L7/08;H03L7/085;H03L7/093
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 尹麗云

針對電網電壓同步算法SRF?PLL中電壓相位突跳變的抑制問題，本發明提供一種新的解決方案，通過在原有SRF?PLL算法的相角反饋回路上新增一個相位突跳變抑制裝置，SRF?PLL中Park變換輸出的dq旋轉參考坐標系下分量和SRF?PLL的輸出相角作為相位突跳變抑制裝置的輸入信號，相位突跳變抑制裝置的輸出信號作為Park變換的旋轉角度，當檢測到時，相位突跳變抑制裝置的輸出信號，而當檢測到時，相位突跳變抑制裝置的輸出信號，本發明能有效消除輸入電壓相角突跳變對鎖相環輸出結果的負面影響，且具有結構簡單、計算量小、響應速度快、通用性強、普遍適用于所有SRF?PLL算法等特點。

技術領域

本發明涉及功率變換器控制領域，特別是涉及電網電壓同步算法SRF-PLL中的電壓相位突跳變抑制問題。

背景技術

在眾多需要與電網并網連接的場合中，如有源濾波、PWM整流器、不間斷電源以及新型分布式電源等，為了控制并網功率變換器(英文全稱：grid-connected powerconverters)使其與電網同步運行，都必須檢測電網電壓的幅值、頻率和相位等信息，即提取電網電壓同步信號。電網電壓同步信號的提取方法在一定程度上影響著控制系統的性能，進而影響整個系統的并網運行效果。

現有的電網電壓同步技術大多采用的是數字鎖相環(英文全稱：phase lockedloop，PLL)。鎖相環的結構框如圖1所示，它由鑒相器(英文全稱：phase detect，PD)、環路濾波器(英文全稱：loop filter，LF)和壓控振蕩器(英文全稱：voltage-controlledoscillator，VCO)三部分組成。PD模塊產生的輸出信號正比于輸入信號ν和PLL輸出信號ν′之間的相角差，在PD輸出信號中，高頻交流分量伴隨著直流相角偏差信號一起出現，具體情況因PD的類型而異。LF模塊具有低通濾波特性，可以削弱PD輸出中的高頻交流分量，典型的LF模塊可由一階低通濾波器或PI(英文全稱：proportional integral)控制器構成。VCO模塊輸出一個交流信號，該信號的頻率相對于給定的中心頻率ω_c進行移動，是LF所提供的輸入電壓信號ν_lf的函數。當環路鎖定時，輸入信號ν與壓控振蕩器輸出信號ν′的相位差為零。

目前，常用的鎖相環為基于同步參考坐標系(英文全稱：synchronous referenceframe，SRF)的PLL(簡稱為：SRF-PLL)，其典型結構如圖2所示，其中，SRF-PLL的PD模塊由正交信號發生器(英文全稱：Quadrature Signal Generator，QSG)和Park變換兩部分組成，該算法的關鍵是如何得到αβ靜止坐標系下的正交分量。對單相系統，即通常采用二階廣義積分器(英文全稱：second-ordergeneralized integrator，SOGI)或自適應陷波器(英文全稱：adaptive notch filter，ANF)作為QSG；而對于三相系統，即ν_a＝U_mcos(θ)、ν_b＝U_mcos(θ-120°)、ν_c＝U_mcos(θ+120°)，采用Clarke變換或復系數傳遞函數可以很容易地得到αβ靜止坐標系下的正交分量。無論是單相系統還是三相系統，得到的αβ靜止坐標系下的正交分量滿足下式：

經過Park變換后，得到dq旋轉參考坐標系下的分量V_d和V_q如下：

其中，θ′為dq坐標系的旋轉角度。

再通過閉環控制將q軸變量控制為零，使dq坐標系的旋轉角度θ＇等于αβ靜止坐標系下輸入電壓矢量的相角θ，穩態時，dq旋轉參考坐標系下d軸分量就表示了輸入電壓的幅值，而輸入電壓的相角由閉環輸出決定。