[發明專利]一種多處理器的數字音頻矩陣控制設備及方法

在審

• 申請號: 201510971984.2
• 申請日: 2015-12-22
• 公開（公告）號: CN105573204A
• 公開（公告）日: 2016-05-11
• 發明（設計）人: 禹然
• 申請（專利權）人: 深圳市東微智能科技有限公司
• 主分類號: G05B19/042
• 分類號: G05B19/042
• 代理公司: 深圳市科吉華烽知識產權事務所(普通合伙) 44248
• 代理人: 羅志偉

技術領域

本發明涉及數字音頻矩陣控制方法，尤其涉及一種多處理器的數字音頻矩陣控制設備及方法。

背景技術

目前，數字音頻矩陣的系統功能越來越復雜，性能要求越來越高。當音頻處理系統采用多處理器協同運作以滿足更高的性能需求時，處理器間的控制功能如何協同運作成為一個突出問題。

發明內容

為了解決現有技術中的問題，本發明提供了一種多處理器的數字音頻矩陣控制設備及方法。

本發明提供了一種多處理器的數字音頻矩陣控制設備，包括SPI總線、主控ARM芯片、第一Flash存儲模塊和DSP模塊，所述DSP模塊包括DSP芯片和第二Flash存儲模塊，其中，所述第一Flash存儲模塊與所述主控ARM芯片連接，所述第二Flash存儲模塊與所述DSP芯片連接，所述主控ARM芯片通過所述SPI總線與所述DSP芯片連接，所述DSP模塊至少有二個。

作為本發明的進一步改進，所述DSP模塊有八個。

本發明還提供了一種多處理器的數字音頻矩陣控制方法，包括以下步驟：

S1、將權利要求1所述的多處理器的數字音頻矩陣控制設備進行初始化；

其中，步驟S1包括以下子步驟：

S101、所述主控ARM芯片上電后，從所述第一Flash存儲模塊中加載執行程序；

S102、所述主控ARM芯片檢測各個所述DSP芯片的在位情況，按硬件順序復位各個所述DSP芯片，所述DSP芯片上電并從與其連接的所述第二Flash存儲模塊中載入執行代碼；

S103、所述主控ARM芯片加載所述第一Flash存儲模塊中的配置參數，在等待所述DSP芯片初始化完成后，通過控制通道給各所述DSP芯片分配一個獨立ID編號，作為通信對象的識別，最后將不同的參數配置按照一定規則，分發到各個所述DSP芯片；

S104、各個所述DSP芯片通過接收識別不同的ID編號和不同的配置參數形成不同的業務流程分支，實現對音頻的不同處理方式；

S2、運行時通信；

S3、升級。

作為本發明的進一步改進，步驟S2包括以下子步驟：

S201、控制終端通過網絡將各種控制命令輸入所述主控ARM芯片，所述主控ARM芯片在經過解析處理過后，按需求分配，形成控制數據流，通過所述SPI總線發送至各個所述DSP芯片，同時，所述主控ARM芯片根據需要，將配置參數信息保存至第一Flash存儲模塊中。

作為本發明的進一步改進，步驟S2包括以下子步驟：

S202、當所述DSP芯片需要向所述主控ARM芯片或所述控制終端回復或上報消息時，形成控制數據流通過SPI總線發送至所述主控ARM芯片。

作為本發明的進一步改進，步驟S202中，所述DSP芯片將待傳輸的數據提前準備好，等待所述主控ARM芯片發起SPI傳輸，所述DSP芯片得到中斷事件，數據傳輸在中斷服務程序完成。

作為本發明的進一步改進，步驟S3包括以下子步驟：

S301、所述控制終端通過網絡發送ARM升級或參數文件，由所述主控ARM芯片解析并對第一Flash存儲模塊進行燒寫。

作為本發明的進一步改進，步驟S3包括以下子步驟：

S302、所述控制終端通過網絡發送DSP升級程序文件，由所述主控ARM芯片解析發至相應的所述DSP芯片，所述DSP芯片對與其連接的第二Flash存儲模塊進行燒寫。

本發明的有益效果是：打通了從主控ARM芯片到各個DSP芯片間的控制數據通道，主控ARM芯片和多個DSP芯片之間形成了可靠通信，實現了主控ARM芯片對多個DSP芯的控制并接收回復數據的功能，有利于多處理器的協同運作。

附圖說明

圖1是本發明一種多處理器的數字音頻矩陣控制設備的硬件框圖。

具體實施方式

下面結合附圖說明及具體實施方式對本發明進一步說明。

如圖1所示，一種多處理器的數字音頻矩陣控制設備，包括SPI總線、主控ARM芯片3、第一Flash存儲模塊4和DSP模塊，所述DSP模塊包括DSP芯片5和第二Flash存儲模塊6，其中，所述第一Flash存儲模塊4與所述主控ARM芯片3連接，所述第二Flash存儲模塊6與所述DSP芯片5連接，所述主控ARM芯片3通過所述SPI總線與所述DSP芯片5連接，所述DSP模塊至少有二個。