[發明專利]一種基于數字電路的真隨機數發生器

有效

• 申請號: 201510969301.X
• 申請日: 2015-12-22
• 公開（公告）號: CN105426159B
• 公開（公告）日: 2018-12-25
• 發明（設計）人: 劉紅明;周玉潔;王大永
• 申請（專利權）人: 上海愛信諾航芯電子科技有限公司
• 主分類號: G06F7/58
• 分類號: G06F7/58
• 代理公司: 上海信好專利代理事務所(普通合伙) 31249
• 代理人: 徐雯瓊

1.一種基于數字電路的真隨機數發生器，其特征在于，包含：

隨機數源產生模塊，用于產生具有隨機特性的數字信號；

后處理模塊，與所述隨機數源產生模塊連接，用于對具有隨機特性的數字信號進行算法處理，并進行檢測后以產生真隨機數信號；其中

所述的后處理模塊包含依次連接的第一異或門電路、線性反饋移位寄存器、檢測電路及FIFO存儲器；

所述第一異或門電路的輸入信號為隨機數源產生模塊輸出的具有隨機特性的數字信號；

所述線性反饋移位寄存器的輸入信號為具有隨機特性的數字信號與線性反饋移位寄存器的反饋信號經第一異或門電路異或后的信號；

所述檢測電路采用預設檢測算法對線性反饋移位寄存器的輸出數據進行檢測，以產生真隨機數數據，并將真隨機數數據存儲至FIFO存儲器；

所述FIFO存儲器的輸出端被配置為真隨機數發生器的真隨機數信號輸出端；

所述的隨機數源產生模塊包含：高頻信號源、低頻信號源及采樣電路；

所述采樣電路的輸入信號為高頻信號源輸出的高頻信號及低頻信號源輸出的低頻信號；

所述采樣電路的輸出信號為具有隨機特性的數字信號，是由低頻信號對高頻信號進行采樣后獲得的；

所述的檢測電路包含依次連接的計數器及判斷電路；所述的計數器用于統計FIFO存儲器中相鄰兩位四種組合的個數；所述的判斷電路用于對四種組合個數進行排序，并計算最大值與最小值之差；

所述的預設檢測算法為最大值與最小值之差小于預設差值時，檢測通過，真隨機數數據存儲至FIFO存儲器；否則，檢測不通過，清空FIFO存儲器的數據。

2.如權利要求1所述的真隨機數發生器，其特征在于，所述的高頻信號源包含：第一高頻振蕩器、第二高頻振蕩器及第二異或門電路；

所述的第二異或門電路的輸入信號為第一高頻振蕩器輸出的第一高頻時鐘信號及第二高頻振蕩器輸出的第二高頻時鐘信號；

所述的第二異或門電路的輸出信號為高頻信號，是由第一高頻振蕩器輸出的第一高頻時鐘信號與第二高頻振蕩器輸出的第二高頻時鐘信號經第二異或門電路異或后的信號。

3.如權利要求2所述的真隨機數發生器，其特征在于，所述的第一高頻振蕩器為由M1個第一與非門首尾相連構成的環路，第一個所述的第一與非門的輸入信號為使能信號及第M1個第一與非門的輸出信號，其中M1為奇數。

4.如權利要求2所述的真隨機數發生器，其特征在于，所述的第二高頻振蕩器為由M2個第二與非門首尾相連構成的環路，第一個所述的第二與非門的輸入信號為使能信號及第M2個第二與非門的輸出信號，其中M2為奇數。

5.如權利要求1所述的真隨機數發生器，其特征在于，所述的低頻信號源為由M3個第三與非門首尾相連構成的環路，第一個所述的第三與非門的輸入信號為使能信號及第M3個第三與非門的輸出信號，其中M3為奇數。

6.如權利要求1所述的真隨機數發生器，其特征在于，所述的采樣電路為一D觸發器，其數據輸入端與所述高頻信號源的輸出端連接，其時鐘信號輸入端與所述低頻信號源的輸出端連接，用于根據低頻信號源輸出的低頻信號對高頻信號源輸出的高頻信號進行采樣，輸出信號為具有隨機特性的數字信號。

7.如權利要求1所述的真隨機數發生器，其特征在于，所述的線性反饋移位寄存器包含第一至第五異或門及第零至第三十D觸發器；

所述的第零D觸發器的D端口接到第一異或門的輸出端，Q端口接到第一D觸發器的D端口；第一D觸發器的Q端口接到第二D觸發器的D端口，第二D觸發器的Q端口接到第三D觸發器的D端口；如此依次將第零至第三十D觸發器串聯起來；第零至第三十D觸發器的CK端口都由相同的時鐘信號驅動；第零D觸發器、第一D觸發器及第二D觸發器的Q端口分別接到第二異或門的三個輸入端口，第二異或門的輸出端口接至第一異或門的輸入端；第四D觸發器、第五D觸發器及第六D觸發器的Q端口分別接到第三異或門的三個輸入端口，第三異或門的輸出端口接至第一異或門的輸入端；第八D觸發器、第九D觸發器、第十D觸發器及第十四D觸發器的Q端口分別接到第四異或門的四個輸入端口，第四異或門的輸出端口接至第一異或門的輸入端；第十八D觸發器、第二十二D觸發器、第二十六D觸發器及第三十D觸發器的Q端口分別接到第五異或門的四個輸入端口，第五異或門的輸出端口接至第一異或門的輸入端；其中，第二異或門、第三異或門、第四異或門及第五異或門的輸出端進行異或后作為線性反饋移位寄存器的反饋信號，輸出至第一異或門電路；第三十D觸發器的Q端口被配置為線性反饋移位寄存器的輸出端口。