[發明專利]高效抑制邊沿輻射的高密度PCB板及邊沿輻射抑制方法

有效

• 申請號: 201510964145.8
• 申請日: 2015-12-17
• 公開（公告）號: CN105592624B
• 公開（公告）日: 2018-11-13
• 發明（設計）人: 張木水;鄧春業
• 申請（專利權）人: 廣東順德中山大學卡內基梅隆大學國際聯合研究院;中山大學
• 主分類號: H05K1/02
• 分類號: H05K1/02
• 代理公司: 廣州粵高專利商標代理有限公司 44102
• 代理人: 林麗明

1.一種邊沿輻射抑制方法，其特征在于：通過對高密度PCB板的疊層結構進行選擇以及對短路過孔的設計來抑制邊沿輻射，包括以下步驟：

S1.判斷EMI干擾為低頻干擾還是高頻干擾，若為低頻干擾，則使高密度PCB板采用對稱式的疊層結構，若為高頻干擾，則使高密度PCB板采用非對稱式的疊層結構；

S2.計算短路過孔的周期，若短路過孔的周期大于20H，則使高密度PCB板采用非對稱式的疊層結構，且使短路過孔只將所有的地層連接起來；若短路過孔的周期小于20H，則使則使高密度PCB板采用對稱式的疊層結構，并使短路過孔將所有的地層、所有的電源層連接起來；

S3.若S1、S2確定的疊層結構相沖突，則采用步驟S1確定的疊層結構；

其中所述高密度PCB板的疊層結構采用非對稱式的疊層結構或對稱式的疊層結構，其中所述非對稱式的疊層結構由若干個從上到下依次分布的地層-電源層對構成，其中所述地層-電源層對中地層位于電源層的頂部；所述對稱式的疊層結構由若干個從上到下依次分布的電源層-地層-電源層對構成，其中所述地層設置在兩層電源層之間；

非對稱式的疊層結構和對稱式的疊層結構中，相鄰的地層與電源層之間設置有一層高介電常數的介質層，地層、電源層與介質層貼合；所述高介電常數的介質層的介電常數大于3.7；

非對稱式的疊層結構和對稱式的疊層結構中，所有的電源層/地層通過短路過孔進行連接。

2.根據權利要求1所述的邊沿輻射抑制方法，其特征在于：所述介質層的厚度為0.4mm。

3.根據權利要求1所述的邊沿輻射抑制方法，其特征在于：所述介質層的厚度為0.01mm，介電常數為20。

4.根據權利要求1所述的邊沿輻射抑制方法，其特征在于：所述非對稱式的疊層結構或對稱式的疊層結構中，電源層、地層的厚度一致。

5.根據權利要求1所述的邊沿輻射抑制方法，其特征在于：所述短路過孔的半徑為0.15mm。