[發明專利]用于通過線端縮減切割部件的光刻技術

有效

• 申請號: 201510960940.X
• 申請日: 2015-12-18
• 公開（公告）號: CN105719957B
• 公開（公告）日: 2019-04-02
• 發明（設計）人: 嚴永松;陳俊光;高克斌;謝艮軒;劉如淦
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/033
• 分類號: H01L21/033;H01L21/311;H01L21/4757
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

1.一種半導體制造方法，包括：

接收工件，所述工件包括設置在所述工件上的材料層和硬掩模材料；

實施所述硬掩模材料的光刻圖案化以在所述硬掩模材料中限定凹槽；

在圖案化的所述硬掩模材料的凹槽內沉積間隔件以限定所述凹槽中的至少兩個物理分離的部件區，其中，在所述至少兩個物理分離的部件區之間設置連接部件；以及

基于由圖案化的所述硬掩模材料和所述凹槽內的所述間隔件限定的圖案選擇性加工所述工件的部分。

2.根據權利要求1所述的半導體制造方法，其中，在所述凹槽內沉積間隔件包括實施間隔件的共形沉積和實施蝕刻工藝，所述蝕刻工藝配置為保留間隔件的位于所述硬掩模材料的側面上的部分。

3.根據權利要求2所述的半導體制造方法，其中，所述共形沉積包括原子層沉積(ALD)工藝。

4.根據權利要求2所述的半導體制造方法，其中，所述共形沉積包括將所述硬掩模材料暴露于液體反應物以沉積所述間隔件。

5.根據權利要求1所述的半導體制造方法，其中，加工所述工件的部分包括基于所述圖案蝕刻所述材料層的暴露部分。

6.根據權利要求5所述的半導體制造方法，其中，加工所述工件的部分還包括在蝕刻的所述材料層內沉積導電材料。

7.一種圖案化工件的方法，所述方法包括：

接收指定將在所述工件上形成的多個部件的數據集；

基于所述多個部件的第一組部件實施所述工件的硬掩模的第一圖案化，其中，所述第一圖案化在所述硬掩模中限定至少一個凹槽；

之后，在所述凹槽中的圖案化的所述硬掩模的側壁上沉積第一間隔件材料；

基于所述多個部件的第二組部件實施所述硬掩模的第二圖案化；

之后，在所述凹槽中的所述第一間隔件材料的側壁上沉積第二間隔件材料，以限定所述凹槽中的至少兩個物理分離的部件區；

基于所述多個部件的第三組部件實施所述工件的第三圖案化；以及

使用由硬掩模層、所述第一間隔件材料或所述第二間隔件材料中的至少一個的剩余部分限定的圖案選擇性地加工所述工件的部分，所述剩余部分在實施所述第一圖案化、所述第二圖案化以及所述第三圖案化之后保留。

8.根據權利要求7所述的圖案化工件的方法，其中，所述第三圖案化的實施包括選擇性去除所述第一間隔件材料的暴露部分。

9.根據權利要求7所述的圖案化工件的方法，其中，所述第三圖案化的實施配置為避免所述第二間隔件材料的暴露部分的大量蝕刻。

10.根據權利要求7所述的圖案化工件的方法，其中，所述第一圖案化的實施包括在所述第一組部件的第一部件區和所述第一組部件的第二部件區之間形成連接部件，并且其中，所述連接部件具有小于第一部件區和第二部件區中每個的寬度。

11.根據權利要求7所述的圖案化工件的方法，其中，所述第一圖案化的實施配置為使得將所述第一間隔件材料沉積在對應于所述第三組部件的區域內。

12.根據權利要求11所述的圖案化工件的方法，其中，所述第一圖案化的實施配置為使得將所述第一間隔件材料沉積在對應于第三組部件的每個軌跡內，所述軌跡不鄰近用于連接所述第一組部件的兩個部件的部件。

13.根據權利要求7所述的圖案化工件的方法，其中，所述第三組部件的組內的軌跡節距不同于所述第一組部件內的軌跡節距和所述第二組部件內的軌跡節距。

14.根據權利要求13所述的圖案化工件的方法，其中，所述第三組部件內的軌跡節距為所述第一組部件內的軌跡節距和所述第二組部件內的軌跡節距的一半。