[發(fā)明專利]一種基于星間鏈路收發(fā)設(shè)備的星載FPGA重構(gòu)系統(tǒng)及重構(gòu)方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201510943900.4
• 申請(qǐng)日: 2015-12-16
• 公開（公告）號(hào): CN105577262B
• 公開（公告）日: 2018-08-31
• 發(fā)明（設(shè)計(jì)）人: 韓星遠(yuǎn);蒙艷松;鄭先安;周曉平;張中英;朱向鵬
• 申請(qǐng)（專利權(quán)）人: 西安空間無(wú)線電技術(shù)研究所
• 主分類號(hào): H04B7/185
• 分類號(hào): H04B7/185
• 代理公司: 中國(guó)航天科技專利中心 11009
• 代理人: 馬全亮

一種基于星間鏈路收發(fā)設(shè)備的星載FPGA重構(gòu)系統(tǒng)及重構(gòu)方法，系統(tǒng)包括重構(gòu)數(shù)據(jù)接收模塊、幀號(hào)標(biāo)記及回傳模塊、地址譯碼模塊、EDAC校驗(yàn)碼生成模塊、重構(gòu)數(shù)據(jù)寫入模塊、EDAC循環(huán)校驗(yàn)?zāi)K、下卸數(shù)據(jù)讀取模塊、下卸數(shù)據(jù)發(fā)送模塊、EEPROM和星載FPGA。星載FPGA的重構(gòu)方法是指地面站上注重構(gòu)數(shù)據(jù)至衛(wèi)星，并最終傳輸至需要進(jìn)行在軌重構(gòu)的單機(jī)設(shè)備，重構(gòu)數(shù)據(jù)上注為按塊上注，在確保當(dāng)前重構(gòu)數(shù)據(jù)塊上注全部正確后，開始上注下一個(gè)重構(gòu)數(shù)據(jù)塊，依次上注全部重構(gòu)數(shù)據(jù)。本發(fā)明優(yōu)化了FPGA大容量重構(gòu)數(shù)據(jù)上注的流程，解決了FPGA大容量重構(gòu)數(shù)據(jù)上注的正確性，提升了工程實(shí)現(xiàn)的可靠性。

技術(shù)領(lǐng)域

本發(fā)明涉及一種基于星間鏈路收發(fā)設(shè)備的星載FPGA重構(gòu)系統(tǒng)及重構(gòu)方法，屬于衛(wèi)星在軌軟件重構(gòu)技術(shù)領(lǐng)域。

背景技術(shù)

隨著我國(guó)北斗二號(hào)由區(qū)域向全球系統(tǒng)的擴(kuò)展，系統(tǒng)在衛(wèi)星數(shù)量、服務(wù)區(qū)域等方面較一期均有較大的提升或者變化，衛(wèi)星導(dǎo)航系統(tǒng)將向著性能更優(yōu)、功能更多、生存能力更強(qiáng)的方向發(fā)展。總體來(lái)說(shuō)自主化、智能化程度提高、在軌壽命長(zhǎng)、可靠性要求高，新技術(shù)多、研制周期短，迫切需要衛(wèi)星提高在軌可維護(hù)能力。

由于處理軟件的程序數(shù)據(jù)量較小，在軌重構(gòu)的時(shí)間短，因此在軌很多衛(wèi)星已經(jīng)具備處理軟件的在軌重構(gòu)功能，而包含F(xiàn)PGA的全部程序數(shù)據(jù)的在軌重構(gòu)功能目前還不具備，主要原因在于①程序存儲(chǔ)空間有限；②數(shù)據(jù)傳輸校驗(yàn)方式未做專門設(shè)計(jì)。

發(fā)明內(nèi)容

本發(fā)明解決的技術(shù)問(wèn)題為：克服現(xiàn)有技術(shù)的不足，提供了一種基于星間鏈路收發(fā)設(shè)備的星載FPGA重構(gòu)系統(tǒng)及重構(gòu)方法，通過(guò)擴(kuò)展程序存儲(chǔ)空間，優(yōu)化重構(gòu)數(shù)據(jù)上注流程，并在數(shù)據(jù)傳輸及存儲(chǔ)過(guò)程中采用奇偶和EDAC等校驗(yàn)方式，確保大容量程序數(shù)據(jù)在軌重構(gòu)的可靠性，提升現(xiàn)有重構(gòu)技術(shù)水平。

本發(fā)明采用的技術(shù)方案為：

一種基于星間鏈路收發(fā)設(shè)備的星載FPGA重構(gòu)系統(tǒng)，包括：重構(gòu)數(shù)據(jù)接收模塊、幀號(hào)標(biāo)記及回傳模塊、地址譯碼模塊、EDAC校驗(yàn)碼生成模塊、重構(gòu)數(shù)據(jù)寫入模塊、EDAC循環(huán)校驗(yàn)?zāi)K、下卸數(shù)據(jù)讀取模塊、下卸數(shù)據(jù)發(fā)送模塊、EEPROM和星載FPGA；

重構(gòu)數(shù)據(jù)接收模塊接收地面發(fā)送的重構(gòu)數(shù)據(jù)并進(jìn)行奇偶校驗(yàn)，再將重構(gòu)數(shù)據(jù)通過(guò)幀號(hào)標(biāo)記及回傳模塊發(fā)送給地址譯碼模塊，同時(shí)，幀號(hào)標(biāo)記及回傳模塊對(duì)重構(gòu)數(shù)據(jù)塊內(nèi)幀號(hào)進(jìn)行標(biāo)識(shí)，當(dāng)前重構(gòu)數(shù)據(jù)塊上注完成后，幀號(hào)標(biāo)記及回傳模塊回傳當(dāng)前數(shù)據(jù)塊所有塊內(nèi)幀號(hào)標(biāo)識(shí)；

地址譯碼模塊將重構(gòu)數(shù)據(jù)塊的塊號(hào)和塊內(nèi)幀號(hào)譯碼成為EEPROM的起始存儲(chǔ)地址，EDAC校驗(yàn)碼生成模塊針對(duì)接收到的重構(gòu)數(shù)據(jù)生成EDAC校驗(yàn)碼，重構(gòu)數(shù)據(jù)寫入模塊根據(jù)所述EEPROM的起始存儲(chǔ)地址，將重構(gòu)數(shù)據(jù)和EDAC校驗(yàn)碼按組寫入EEPROM之中；EDAC循環(huán)校驗(yàn)?zāi)K將已經(jīng)存儲(chǔ)在EEPROM中的重構(gòu)數(shù)據(jù)和校驗(yàn)碼分時(shí)循環(huán)讀取進(jìn)行EDAC校驗(yàn)，利用EEPROM中存儲(chǔ)的重構(gòu)數(shù)據(jù)對(duì)星載FPGA進(jìn)行重構(gòu)操作；

地址譯碼模塊將地面站向衛(wèi)星發(fā)送的數(shù)據(jù)下卸指令譯碼成為EEPROM的起始讀取地址，下卸數(shù)據(jù)讀取模塊根據(jù)所述EEPROM的起始讀取地址，從EEPROM中讀取重構(gòu)數(shù)據(jù)和校驗(yàn)碼，通過(guò)下卸數(shù)據(jù)發(fā)送模塊發(fā)送給地面測(cè)控站。

所述幀號(hào)標(biāo)記及回傳模塊對(duì)重構(gòu)數(shù)據(jù)塊內(nèi)幀號(hào)進(jìn)行標(biāo)識(shí)和回傳具體為：

重構(gòu)數(shù)據(jù)塊內(nèi)幀號(hào)標(biāo)識(shí)共512bit，每bit對(duì)應(yīng)當(dāng)前數(shù)據(jù)塊的1個(gè)數(shù)據(jù)幀，當(dāng)收到重構(gòu)數(shù)據(jù)幀后，如果發(fā)生奇偶校驗(yàn)錯(cuò)誤、漏幀或塊數(shù)據(jù)丟失，幀號(hào)標(biāo)記及回傳模塊將當(dāng)前重構(gòu)數(shù)據(jù)幀對(duì)應(yīng)的塊內(nèi)幀號(hào)標(biāo)識(shí)標(biāo)記為0，否則標(biāo)記為1；當(dāng)前數(shù)據(jù)塊全部上注完成后，幀號(hào)標(biāo)記及回傳模塊將當(dāng)前重構(gòu)數(shù)據(jù)塊512bit塊內(nèi)幀號(hào)標(biāo)識(shí)回傳地面。

地址譯碼模塊將重構(gòu)數(shù)據(jù)塊的塊號(hào)和塊內(nèi)幀號(hào)譯碼成為EEPROM的起始存儲(chǔ)地址，具體為：