[發(fā)明專利]用于智能電能表軟件可靠性檢測(cè)的計(jì)量芯片模擬測(cè)試方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201510921229.3
• 申請(qǐng)日: 2015-12-11
• 公開（公告）號(hào): CN105425201B
• 公開（公告）日: 2019-12-13
• 發(fā)明（設(shè)計(jì)）人: 孫志強(qiáng);劉鷹;翟峰;杜蜀薇;杜新綱;葛得輝;趙兵;孔令達(dá);呂英杰;李保豐;付義倫;彭楚寧;周暉;岑煒;馮占成;梁曉兵;曹永峰;任博;袁泉;張庚;盧艷;徐文靜;許斌
• 申請(qǐng)（專利權(quán)）人: 中國(guó)電力科學(xué)研究院;國(guó)家電網(wǎng)公司;國(guó)網(wǎng)寧夏電力公司電力科學(xué)研究院
• 主分類號(hào): G01R35/04
• 分類號(hào): G01R35/04
• 代理公司: 11271 北京安博達(dá)知識(shí)產(chǎn)權(quán)代理有限公司
• 代理人: 徐國(guó)文

本發(fā)明提供一種用于智能電能表軟件可靠性檢測(cè)的計(jì)量芯片模擬測(cè)試方法，包括：上位機(jī)軟件啟動(dòng)測(cè)試系統(tǒng)自檢；加載被測(cè)表信息和測(cè)試用例；若加載成功上位機(jī)向ARM發(fā)送信號(hào)，F(xiàn)PGA芯片開始數(shù)據(jù)監(jiān)聽；MCU核心板將讀寫計(jì)量芯片的時(shí)序信號(hào)傳遞給FPGA芯片；FPGA芯片讀取FPGA寄存器的計(jì)量參數(shù)，返回給MCU核心板；將MCU核心板與FPGA芯片的通信時(shí)序傳送至ARM；ARM將得到的時(shí)序通過交換機(jī)傳送至上位機(jī)軟件；上位機(jī)軟件將接收到的時(shí)序與原始庫(kù)對(duì)比；若對(duì)比正確則記錄檢測(cè)結(jié)果，否則記錄錯(cuò)誤信息；測(cè)試用例條目結(jié)束則整理檢測(cè)結(jié)果，編制檢測(cè)報(bào)告；否則執(zhí)行下一跳檢測(cè)條目。本發(fā)明避免人工檢測(cè)的造成測(cè)量結(jié)果偏差和檢測(cè)結(jié)果不一致，保證檢測(cè)工作的公平公正，數(shù)據(jù)可靠，計(jì)量準(zhǔn)確。

技術(shù)領(lǐng)域

本發(fā)明涉及嵌入式軟件測(cè)試技術(shù)領(lǐng)域，具體涉及一種用于智能電能表軟件可靠性檢測(cè)的計(jì)量芯片模擬測(cè)試方法。

背景技術(shù)

2009年，國(guó)家電網(wǎng)公司提出了全面建設(shè)用電信息采集系統(tǒng)的規(guī)劃，要求以網(wǎng)省公司為單位實(shí)現(xiàn)所有電力用戶的“全覆蓋、全采集、全費(fèi)控”。截止到目前，國(guó)家電網(wǎng)公司經(jīng)營(yíng)區(qū)域內(nèi)的用戶數(shù)達(dá)到3.6億戶，公司累計(jì)安裝智能電能表達(dá)2.56億只，每年新增智能電能表安裝數(shù)量達(dá)6000萬只。由以上數(shù)據(jù)可以看出，采集系統(tǒng)覆蓋的范圍非常廣，涉及到的終端設(shè)備數(shù)量非常多。那么保障這些終端設(shè)備的穩(wěn)定性一直是電力公司深切關(guān)注的問題。

智能電能表作為采集系統(tǒng)的重要終端設(shè)備，經(jīng)過這5年多的集中應(yīng)用，進(jìn)入到了一個(gè)故障多發(fā)期，電能表的硬件故障往往只是單個(gè)表的某個(gè)部件出問題，但是軟件一旦出現(xiàn)故障，一般是一整批表都會(huì)有事故隱患。這就直接影響電力公司形象和優(yōu)質(zhì)服務(wù)水平。所以需要盡快研究智能電能表軟件檢測(cè)技術(shù)，開發(fā)出軟件檢測(cè)平臺(tái)，形成智能電能表軟件檢測(cè)系列標(biāo)準(zhǔn)，提高軟件的成熟度和健壯性。

針對(duì)智能電表軟件可靠性檢測(cè)方案對(duì)計(jì)量芯片模塊的需求，上位機(jī)軟件需要對(duì)計(jì)量芯片模塊進(jìn)行信息配置以及故障注入等相關(guān)操作，實(shí)際的計(jì)量芯片難以實(shí)現(xiàn)這些操作；并且在測(cè)試過程中，上位機(jī)測(cè)試軟件和被測(cè)的電表計(jì)量芯片進(jìn)行交互操作，其中運(yùn)行的軟件處理速度相對(duì)整個(gè)測(cè)試平臺(tái)的信息交互速度太慢，有可能導(dǎo)致測(cè)試結(jié)果出現(xiàn)偏差等問題，因此，需要采用其他方式模擬仿真智能電能表計(jì)量芯片模塊以代替實(shí)際的計(jì)量芯片。

發(fā)明內(nèi)容

為克服上述現(xiàn)有技術(shù)的不足，本發(fā)明提供一種用于智能電能表軟件可靠性檢測(cè)的計(jì)量芯片模擬測(cè)試方法。

實(shí)現(xiàn)上述目的所采用的解決方案為：

一種用于智能電能表軟件可靠性檢測(cè)的計(jì)量芯片模擬測(cè)試方法，所述方法包括如下步驟：

(1)上位機(jī)軟件啟動(dòng)測(cè)試系統(tǒng)自檢；

(2)加載被測(cè)表信息和測(cè)試用例；

(3)若加載成功進(jìn)入步驟(4)，否則操作員核驗(yàn)信息重新加載直至成功；

(4)上位機(jī)向ARM發(fā)送信號(hào)，F(xiàn)PGA芯片開始數(shù)據(jù)監(jiān)聽；

(5)上位機(jī)向MCU核心板發(fā)布上電指令，MCU核心板開始工作；

(6)MCU核心板將讀寫計(jì)量芯片的時(shí)序信號(hào)傳遞給FPGA芯片；

(7)FPGA芯片經(jīng)過邏輯映射，將讀寫信號(hào)傳遞給FPGA寄存器，讀取其中的計(jì)量參數(shù)，返回給MCU核心板；

(8)將MCU核心板與FPGA芯片的通信時(shí)序傳送至ARM；

(9)ARM將得到的時(shí)序通過交換機(jī)傳送至上位機(jī)軟件；

(10)上位機(jī)軟件將接收到的時(shí)序與原始庫(kù)對(duì)比；

(11)若對(duì)比正確則記錄檢測(cè)結(jié)果，否則記錄錯(cuò)誤信息；

(12)測(cè)試用例條目結(jié)束則整理檢測(cè)結(jié)果，編制檢測(cè)報(bào)告；否則執(zhí)行下一跳檢測(cè)條目。