[發明專利]一種電磁屏蔽封裝結構及其制造方法

有效

• 申請號: 201510869794.X
• 申請日: 2015-11-30
• 公開（公告）號: CN106816431B
• 公開（公告）日: 2019-08-30
• 發明（設計）人: 肖俊義
• 申請（專利權）人: 訊芯電子科技（中山）有限公司
• 主分類號: H01L23/552
• 分類號: H01L23/552;H01L21/02
• 代理公司: 深圳市賽恩倍吉知識產權代理有限公司 44334
• 代理人: 謝志為

技術領域

本發明涉及芯片封裝技術領域，尤其是涉及一種電磁屏蔽封裝結構及其制造方法。

背景技術

目前，通訊產品已廣泛普及并有了長足發展，與此同時，對通訊產品小型化和高靈敏度的要求也越來越高，對信號質量的要求也越發嚴格，因此，電磁兼容(EMI)成了系統小型化封裝中一個非常重要的問題。

為屏蔽外界磁場對射頻模組的干擾，現有技術中主要存在如下解決方案：1、射頻模塊安裝在主板上，直接在主板上模塊周圍放置金屬屏蔽蓋，其存在金屬屏蔽蓋設計復雜，成本高，且要占據主板空間，增加PCB尺寸，屏蔽蓋和PCB板之間有分層風險的缺陷；2、在射頻模塊內置金屬屏蔽蓋，該方案中金屬屏蔽蓋導致PCB面積增加,成本高，且封裝注膠過程容易有氣洞問題；3、模塊表面電鍍/噴涂導電材料，和模塊基板背面接地I/O或基板上表面邊緣接地I/O連接，也存在需要增加PCB和產品尺寸、封裝注膠時需要單顆封裝、增加成本的問題；4、模塊表面電鍍/噴涂導電材料，和模塊基板側面外露接地導線連接，需要增加PCB尺寸，且整片PCB產品電鍍/噴涂,產品導電材料厚度不容易控制,影響EMI效果；5、模塊上表面電鍍/噴涂導電材料和金線接地，側面通過金線實現屏蔽，該方案金線接地工藝時間長,且不可靠,另大幅增加成本。

發明內容

針對現有技術中存在的上述問題，本發明公開了一種電磁屏蔽封裝結構及其制造方法，旨在提供一種結構簡單、使用可靠、加工方便的電磁屏蔽封裝結構，降低材料和加工成本。

本發明是通過如下技術方案實現的：

一種電磁屏蔽封裝結構，包括基板、安裝于該基板上的至少一個元器件、覆 蓋所述元器件并填充所述元器件與所述基板之間空隙的注膠層、包覆所述注膠層外表面的屏蔽金屬層；所述基板外側設有至少一個接地端，基板上與接地端對應的位置設有第一通孔，至少一元器件上設有第二通孔，所述第一通孔和第二通孔內壁均設有導電層，所述屏蔽金屬層通過導體順次連接所述第二通孔的導電層、第一通孔的導電層及所述接地端形成導電回路，使屏蔽金屬層接地。

本發明還公開了一種電磁屏蔽封裝結構的制造方法，包括步驟：

制作基板，在基板外側設置至少一個接地端，基板上與接地端對應的位置開設第一通孔，第一通孔內壁附著導電膜，并將第一通孔內壁的導電膜與接地端電連接；

將至少一個元器件安裝于所述基板上，并在至少一個元器件上開設第二通孔，第二通孔內壁附著導電膜并將該導電膜與第一通孔內壁的導電膜電連接；

注膠覆蓋所述元器件并填充所述元器件與所述基板之間空隙；

注膠層開設連通至所述第二通孔的缺口；

在注膠層外表面形成屏蔽金屬層，屏蔽金屬層填充所述缺口并與所述第二通孔內壁的導電膜電連接。

本發明公開的電磁屏蔽封裝結構及其制造方法有效利用元器件和濺鍍,形成接地回路,達到電磁屏蔽效果，不必單獨設置屏蔽蓋，減小空間占用；電磁屏蔽封裝結構側面無濺鍍金屬,模塊后續安裝到主板上不會有短路問題，從而提供了一種結構簡單、使用可靠、加工方便的電磁屏蔽封裝結構，降低材料和加工成本。

附圖說明

圖1至圖5是本發明的電磁屏蔽封裝結構在一實施例中的制造工藝流程示意圖；

圖6為本發明的電磁屏蔽封裝結構中倒裝芯片在一實施例中的結構示意圖。

主要元件符號說明

倒裝芯片1

注膠層2

屏蔽金屬層3

倒裝芯片金屬層4

接地端5

無源器件6

連接線7

裸芯片8

基板9

導電銅柱10

第一通孔9a

芯片本體1b

焊腳1c

缺口2a

第二通孔1a

第一表面9b

第二表面9c

焊墊9d

如下具體實施方式將結合上述附圖進一步說明本發明。

具體實施方式