[發(fā)明專利]芯片封裝方法及芯片封裝結(jié)構(gòu)有效
| 申請?zhí)枺?/td> | 201510849034.2 | 申請日: | 2015-11-27 |
| 公開(公告)號: | CN105489542B | 公開(公告)日: | 2019-06-14 |
| 發(fā)明(設(shè)計)人: | 譚小春 | 申請(專利權(quán))人: | 矽力杰半導(dǎo)體技術(shù)(杭州)有限公司 |
| 主分類號: | H01L21/683 | 分類號: | H01L21/683;H01L21/48;H01L21/56;H01L23/31;H01L23/49 |
| 代理公司: | 暫無信息 | 代理人: | 暫無信息 |
| 地址: | 310012 浙江省杭州市*** | 國省代碼: | 浙江;33 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 芯片 封裝 方法 結(jié)構(gòu) | ||
本申請?zhí)峁┝艘环N芯片封裝方法及芯片封裝結(jié)構(gòu),所述封裝方法包括:在載體表面的第一區(qū)域上形成焊線管腳,并在芯片的非有源面形成絕緣層,然后將芯片通過所述絕緣層粘貼到載體表面的第二區(qū)域,在進(jìn)行引線鍵合和塑封工藝后,將載體與塑封體相剝離,使得絕緣層和焊線管腳裸露在塑封體的表面。這種封裝方法形成的封裝結(jié)構(gòu)在貼裝到PCB板上時,可保證芯片的非有源面與PCB之間的絕緣性,保證了封裝結(jié)構(gòu)的電氣特性。此外,所述封裝方法,無需使用預(yù)先制作好的引線框架,而是在封裝的過程中形成焊線管腳,有利于提高封裝設(shè)計的靈活性。
技術(shù)領(lǐng)域
本發(fā)明涉及芯片封裝技術(shù)領(lǐng)域,尤其涉及一種芯片封裝方法及芯片封裝結(jié)構(gòu)。
背景技術(shù)
早期的芯片封裝為雙列直插式DI封裝,這種封裝布線和操作較為方便。但是,DIP封裝的封裝效率很低,且封裝產(chǎn)品的面積較大,不利于提高內(nèi)存條的容量,同時還會影響內(nèi)存頻率、傳輸速率和電器性能的提升。
為了減少芯片的封裝面積,表面貼裝技術(shù)(SMT封裝)成為目前電子組裝行業(yè)里比較受歡迎的封裝技術(shù),而在SMT封裝中,QFN封裝(方形扁平無引腳封裝)成為主流?,F(xiàn)有的QFN封裝的方法通常是將半導(dǎo)體裸芯片的非有源面通過導(dǎo)電銀膠安裝在引線框架的中間焊盤上,然后再進(jìn)行引線鍵合和塑封,使引線框架的引腳和中間焊盤均裸露在塑封體的表面。中間焊盤裸露在外,可增加芯片的散熱性能。
然而,有些小功率器件對散熱性能的要求并不高,但是對于其非有源面與PCB板直接的絕緣性要求非常,以防止漏電,影響了芯片的性能。對于這一類芯片的封裝,常規(guī)的這種QFN封裝方式已經(jīng)不在適應(yīng)。此外這種常規(guī)的QFN封裝中,需要使用預(yù)先制作好的引線框架,而引線框架一旦制作好了,引腳的排布、間距和尺寸均已經(jīng)確定,因而不利于封裝的靈活性設(shè)計。
發(fā)明內(nèi)容
有鑒于此,本發(fā)明提供了一種芯片封裝方法及芯片封裝結(jié)構(gòu),以保證芯片的非有源面與PCB板之間的絕緣性,同時提高封裝的靈活性設(shè)計。
一種芯片封裝方法,包括:
在載體的第一表面的第一區(qū)域上形成焊線管腳,并在芯片的非有源面形成絕緣層,所述芯片的非有源面與所述芯片的有源面相對;
將所述芯片通過所述絕緣層貼裝在所述載體的第一表面的第二區(qū)域上;
將所述芯片的有源面上的電極通過導(dǎo)電引線與所述焊線管腳電連接,然后進(jìn)行塑封工藝,以形成覆蓋所述芯片和焊線管腳的包封體;
將所述載體與所述包封體進(jìn)行剝離,以將所述焊線管腳和絕緣層裸露在所述包封體的表面。
優(yōu)選的,所述的芯片封裝方法還包括:在形成所述焊線管腳前,先至少將所述第二區(qū)域進(jìn)行表面平坦化處理,以使所述載體與所述包封體進(jìn)行剝離時,所述絕緣層可與所述第二區(qū)域相剝離開。
優(yōu)選的,所述的芯片封裝方法還包括:完成所述表面平坦化處理后,將所述第一區(qū)域進(jìn)行表面粗糙化處理,以使得在所述第一區(qū)域上形成所述焊線管腳時,防止所述焊線管腳移位,且可使得在所述載體與所述包封體進(jìn)行剝離時,所述焊線管腳可與所述第二區(qū)域相剝離開。
優(yōu)選的,蝕刻所述第一區(qū)域,形成具有預(yù)定深度的凹槽,以實(shí)現(xiàn)所述第一區(qū)域表面的粗糙化處理。
優(yōu)選的,在所述凹槽處電鍍形成所述焊線管腳。
優(yōu)選的,所述凹槽的深度介于0微米到5微米之間。
優(yōu)選的,所述焊線管腳的底部與所述載體接觸,所述焊線管腳的底部截面積小于頂部截面積。
優(yōu)選的,在所述芯片的非有源面涂覆絕緣膠,以形成所述絕緣層,所述芯片的非有源面通過所述絕緣膠粘貼在所述第二區(qū)域的表面上。
優(yōu)選的,采用機(jī)械剝離方法將所述載體與所述包封體進(jìn)行剝離。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于矽力杰半導(dǎo)體技術(shù)(杭州)有限公司,未經(jīng)矽力杰半導(dǎo)體技術(shù)(杭州)有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201510849034.2/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造
- 卡片結(jié)構(gòu)、插座結(jié)構(gòu)及其組合結(jié)構(gòu)
- 鋼結(jié)構(gòu)平臺結(jié)構(gòu)
- 鋼結(jié)構(gòu)支撐結(jié)構(gòu)
- 鋼結(jié)構(gòu)支撐結(jié)構(gòu)
- 單元結(jié)構(gòu)、結(jié)構(gòu)部件和夾層結(jié)構(gòu)
- 鋼結(jié)構(gòu)扶梯結(jié)構(gòu)
- 鋼結(jié)構(gòu)隔墻結(jié)構(gòu)
- 鋼結(jié)構(gòu)連接結(jié)構(gòu)
- 螺紋結(jié)構(gòu)、螺孔結(jié)構(gòu)、機(jī)械結(jié)構(gòu)和光學(xué)結(jié)構(gòu)
- 螺紋結(jié)構(gòu)、螺孔結(jié)構(gòu)、機(jī)械結(jié)構(gòu)和光學(xué)結(jié)構(gòu)





