[發明專利]半導體裝置

有效

• 申請號: 201510822008.0
• 申請日: 2015-11-24
• 公開（公告）號: CN106783999B
• 公開（公告）日: 2019-11-01
• 發明（設計）人: 林志鴻;李家豪;廖志成
• 申請（專利權）人: 世界先進積體電路股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 湯在彥

本發明是關于一種半導體裝置。半導體裝置包括半導體襯底，以及位于半導體襯底中的第一阱以及第二阱。通道區位于第一阱以及第二阱之間且鄰近半導體襯底的上表面。第一隔離區以及第二隔離區分別位于第一阱以及第二阱上。柵極介電層位于第一隔離區以及第二隔離區之間的半導體襯底上。柵極電極具有第一部分以及第二部分，覆蓋部分的柵極介電層且分別延伸至第一隔離區與第二隔離區。溝槽分隔柵極電極的第一部分與第二部分且具有第一寬度，并露出部分的柵極介電層，其中溝槽對應位于通道區與第一阱的邊界上方。通過實施本發明，可降低襯底漏電流，避免電路失效，增加半導體裝置的可靠性。

技術領域

本發明是有關于一種半導體裝置，特別有關于一種具有金屬氧化物半導體場效應晶體管的半導體裝置。

背景技術

在金屬氧化物半導體場效應晶體管(metal-oxide-semiconductor field effecttransistor，MOSFET)的半導體工藝中，當電子在電場中時，電子因漏極的正電位的吸引會加速而得到動能。舉例而言，當金屬氧化物半導體晶體管的通道長度縮短時，若施加的電壓大小維持不變，則通道內的橫向電場將會上升。當通道內的電子受到電場的加速后，電子的能量獲得大幅提升。這些加速電子在通道與漏極接合的區域造成碰撞電離(impactionization)效應，碰撞電離產生的電子/空穴對會自漏極流向具有一電壓的襯底而造成漏電流，稱之襯底漏電流(I_sub)，增大的襯底漏電流將會造成電路的失效，而影響裝置的可靠度，造成此襯底漏電流的柵極電壓稱為開啟狀態擊穿電壓(BVon)。在另一種情況中，于將柵極、源極以及襯底接地(0V)，并將漏極接至一電壓，使加速電子造成碰撞電離(impactionization)效應而造成襯底漏電流，而此時的漏極電壓為關閉狀態擊穿電壓(BVoff)。

對于金屬氧化物半導體場效應晶體管來說，具有較高的開啟狀態擊穿電壓(BVon)、維持關閉狀態擊穿電壓(BVoff)不變，以及降低襯底漏電流(I_sub)是重要的目標，因此需要新的工藝方法或結構去改善上述的問題。

發明內容

本發明包括一種半導體裝置，包括一半導體襯底；一第一阱以及一第二阱位于半導體襯底中；一通道區，位于第一阱以及第二阱之間且鄰近半導體襯底的上表面；一第一隔離區以及一第二隔離區，分別位于第一阱以及第二阱上；一柵極介電層，介于第一隔離區以及第二隔離區之間的半導體襯底上；一柵極電極，具有一第一部分覆蓋部分的柵極介電層且延伸至第一隔離區，以及一第二部分覆蓋部分的柵極介電層且延伸至第二隔離區；一溝槽，分隔柵極電極的第一部分與第二部分且具有一第一寬度，并露出部分的柵極介電層，其中溝槽對應位于通道區與第一阱的邊界上方；以及一第一摻雜區以及一第二摻雜區，分別位于第一隔離區以及第二隔離區遠離柵極介電層的一側。

通過實施本發明，可降低襯底漏電流，避免電路失效，增加半導體裝置的可靠性。

附圖說明

圖1繪示根據一些實施例，于半導體襯底中形成第一阱以及第二阱。

圖2繪示根據一些實施例，于第一阱以及第二阱上分別形成第一隔離區以及第二隔離區。

圖3繪示根據一些實施例，實施一離子注入工藝，于第一阱與第二阱之間形成一通道區。

圖4繪示根據一些實施例，形成柵極介電層于第一隔離區與第二隔離區之間的半導體襯底上。

圖5繪示根據一些實施例，形成柵極電極，其具有第一部分以及第二部分。

圖6繪示根據一些實施例，于第一隔離區上的第一部分的側壁上以及第二隔離區上的第二部分的側壁上形成第一間隙壁，以及于溝槽中形成并填滿第二間隙壁，并形成第一摻雜區、第二摻雜區、第一電極以及第二電極。

附圖標號

100 半導體裝置

102 半導體襯底